一种用于分布式智能测试平台的同步标准源及控制方法
【专利摘要】一种用于分布式智能测试平台的同步标准源及控制方法，所述标准源由CPU�？�、时钟调度�？椤PS对时�？椤LL同步�？�、主控单元以及12路标准源输出组成。所述CPU�？�、GPS对时�？�、PLL同步模块及主控单元分别与时钟调度�？橄嗔珿PS对时�？橛隤LL同步�？榛チ骺氐ピ捎肍PGA+DSP模式，12路标准源输出直接与主控单元相联。本发明负责变电站分布式智能测试平台主机的时钟信号接收和解析计算，并通过光纤网络和被测子机进行实时同步输出以开展各种测试，同步标准源为测试平台提供数据交互传输媒介，满足现场测试对系统注入数据的时钟同步和精度的严格要求。
【专利说明】一种用于分布式智能测试平台的同步标准源及控制方法
[0001]
【技术领域】 本发明涉及一种用于分布式智能测试平台的同步标准源及控制方法，属电力系统智能 变电站测试【技术领域】。
[0002]
【背景技术】 随着智能电网推广建设，电子式互感器、合并单元、网络交换机等新型设备被引入变电 站。智能变电站整个一次、二次系统的实现方式和应用方式也发生了较大的变化。传统以 电缆为媒介传输电气信号的方式，被光纤数字化方式所取代。信息也不再是单一的点对点 通信方式，可通过构建新型的通信网络加以传播。同时，智能变电站中单个设备与其他设备 之间的关联性也更加紧密，部分新型保护装置需要依据多设备的输出信息进行判断。这些 复杂的信息组织关系如何检验，是智能变电站投运前的检测工作必须解决的问题。
[0003] 过去，智能变电站二次系统的测试方法主要针对单体设备的功能检验问题，未能 将合并单元、网络交换机等智能组件的采样同步性及延时纳入被检范围，从而失去了校验 保护装置的整体一致性以及信息的组织、分配关系功能。目前运行的智能变电站，也往往通 过装置自身的同步性能调整输入、输出，只能说明设备在被检时刻的准确度，不具备长期判 断能力。因此为了保证过程中的采样同步以及被检设备在出现任何问题时做到实时掌控和 决策，通过建立基于GPS时钟系统的在线标准源控制输出，以满足到对二次系统整体试验 的目的。将过去的调试方法逐渐从异步试验转变成整体同步试验，这是调试二次系统的一 个发展趋势。
[0004]
【发明内容】
本发明的目的是，针对目前变电站分布式智能测试系统中存在的问题，提供一种用于 分布式智能测试平台的同步标准源及控制方法。它能够负责变电站分布式智能测试平台主 机的时钟信号接收和解析计算，并通过光纤网络和被测子机进行实时同步输出以开展各种 测试，同步标准源为测试平台提供数据交互传输媒介，满足现场测试对系统注入数据的时 钟同步和精度的严格要求。
[0005] 实现本发明的技术方案是，建立一种用于分布式智能测试平台的同步标准源，该 同步标准源包含CPU�？椤⑹敝拥鞫饶？�、GPS对时�？�、PLL同步模块、主控单元以及12路 标准源输出，所述CPU�？�、GPS对时�？�、PLL同步�？榧爸骺氐ピ直鹩胧敝拥鞫饶？榛� 联，GPS对时�？橛隤LL同步模块互联，主控单元采用FPGA+DSP模式，12路标准源输出直接 与主控单元相联。
[0006] 本发明同步标准源的CPU模块负责指令派遣和可视化图形界面处理，选用 AMD80188ER系列CPU�？椋谥�512K字节的SRAM512K A盘、256字节的片内存储器，具有 2个三线制RS232总线通讯接口、1个九线制RS232总线通讯接口、双16位数据指针的可多 次编程快速微处理器。
[0007] 本发明同步标准源的时钟调度�？楦涸鹗敝有藕哦员冉馕龊臀渫缣峁� TCP/IP协议层中的物理层，采用Cyclonell系列EP2C20Q240I8处理器，支持在线JTAG调试 口和2个RS232扩展口，配置PHY芯片DM9161协议物理层。
[0008] 本发明同步标准源的GPS对时�？楦涸鸾邮誈PS信号并解析出PPS秒脉冲，同时 支持IRIG-B码时钟同步和网络对时，提供2路RS232、RS485串口输出，4路1PPS信号。
[0009] 本发明同步标准源的PLL同步�？楦涸鹜獠渴敝有藕疟镀荡恚⒔镀荡砗� 的信号送给其他模块使用，采用ALtera的ALTPLL_RECONFIG系列宏�？椋诓刻峁┢德首� 适应可重配置软核。
[0010] 本发明同步标准源的主控单元采用FPGA+DSP模式，FPGA�？楦涸鸫邮敝佣允焙� 数据交互，DSP�？楦涸鸺扑愫臀蟛钚拚捎�8MB的SDRAM增强型储存控制器，提供多功 能 PCI Express Gen2 并支持 2400MIPS。
[0011] 本发明同步标准源的12路标准源输出是模拟4路电压和8路电流的标准源输出， 最高电压125V，最大电流40A，内置3路小信号弱模信号输出。
[0012] 本发明同步标准源的主控单元提供输出量自动校准零漂和幅值功能，不支持直流 量处理，校准方法如下： (1)开启工作电源后，子机进入自动校准零漂界面，子机DSP�？橥ü鼺PGA屏蔽主机端 控制信号； (2)DSP模块通过FPGA发送控制命令，令12路标准源输出按照初始设定采样频率发送 零值，同时命令主控单元切换至校准零漂状态，接收由12路标准源输出中的返校程序返送 回的零漂数字量； (3)DSP�？橛酶道镆侗浠蝗∑浠ǚ至孔魑闫蟛睿艘韵凳�0. 6后，通过FPGA送 给12路标准源输出，完成输出误差调整； (4)12路标准源输出再次返送零漂数字量给DSP�？椋锤匆陨瞎蹋敝敛杉爸檬� 出零漂值满足精度要求； (5)子机进入自动校准幅值界面，DSP模块通过FPGA发送控制命令，令12路标准源输 出按照初始设定采样频率发送数据，同时命令主控单元切换至校准幅值状态，接收由12路 标准源输出中的返校程序返送回的幅值数字量； (7) DSP�？橛酶道镆侗浠患扑愠龇滴蟛睿氡曜剂勘冉虾蟮玫叫拚浚ü鼺PGA 送给12路标准源输出，完成输出误差调整； (8)进入下一次修正过程，直至采集装置输出幅值满足误差精度要求，程序停止。
[0013] 本发明一种用于分布式智能测试平台的同步标准源的控制方法，包括如下步骤： (1)开启工作电源后，程序初始化，CPU�？橄韧ü鼼PS对时�？橛胪绞敝有藕帕樱� 开启PLL�？楸镀档魇阅Ｊ剑碛胱踊骺氐ピ⒘樱刂艶PGA�？橥瓿沙跏蓟� (2) PLL�？橥瓿蒅PS�？樾藕诺谋镀荡恚⑹涑鲂碌耐叫藕潘透敝拥鞫饶？椋� 由时钟调度模块完成解析和处理后产生同步报文； (3) CPU�？榉⑺凸收献刺噶钪潦敝拥鞫饶？椋砀酱奔浯练⑺椭林骺氐ピ� (4)由故障状态指令控制FPGA�？榈髦撇⑹涑瞿Ｄ饬浚骺氐ピ贒SP�？樽远Ｗ� 输出零漂和幅值，并控制12路标准源输出指令所需信号； (5 )程序结束，关闭初始通讯连接。
[0014] 本发明一种用于分布式智能测试平台的同步标准源的工作原理是： 开启工作电源后，CPU�？橄韧ü鼼PS对时�？橛胪绞敝有藕沤⒘樱笨� PLL倍频调试模式，并与子机主控单元建立连接以完成FPGA�？榈某跏蓟刂疲挥蒔LL模 块完成GPS�？樾藕诺谋镀荡恚涑鐾叫藕胖潦敝拥鞫饶？椋墒敝拥鞫饶？橥瓿山� 析产生同步报文；CPU�？榉⑺偷墓收献刺噶盍奔浯了椭林骺氐ピ恢骺氐ピ贒SP �？榘凑展收献刺噶钜笞远Ｗ际涑隽闫头担⒂蒄PGA�？榈髦�12路标准源输 出所需的信号。
[0015] 本发明的有益效果是，本发明的同步标准源和控制方法对保障各个子机之间的数 据通道输出具有很好的同步协调功能，协调机制同样适用于智能变电站验收平台、在线监 测平台和电网故障分析平台；主控单元根据带时间戳的故障状态指令来改变各个子机的 12标准源输出参数，无需人工干预，能够保证数据输出的稳定、精确性，进一步满足了智能 变电站整体多间隔智能设备联合测试功能。
[0016]
【专利附图】
【附图说明】 图1为本发明所述用于分布式智能测试平台的同步标准源的整体结构框图； 图2为本发明所述用于分布式智能测试平台的同步标准源的自动校准零漂和幅值功 能流程图； 图3为本发明所述用于分布式智能测试平台的同步标准源的控制方法流程图。
【具体实施方式】
[0017] 下面结合附图对本发明所述的一种用于分布式智能测试平台的同步标准源及控 制方法进行详细的说明。
[0018] 本实施例的整体结构框图如图1所示，同步标准源包含CPU�？椤⑹敝拥鞫饶？�、 GPS对时�？�、PLL同步�？�、主控单元以及12路标准源输出，所述CPU�？�、GPS对时�？�、 PLL同步�？榧爸骺氐ピ直鹩胧敝拥鞫饶？橄嗔珿PS对时模块与PLL同步�？榛チ� 控单元采用FPGA+DSP模式，12路标准源输出直接与主控单元互联。
[0019] CPU�？楦涸鹬噶钆汕埠涂墒踊夹谓缑娲恚∮肁MD80188ER系列CPU�？椋� 置512K字节的SRAM512K A盘、256字节的片内存储器，具有2个三线制RS232总线通讯接 口、1个九线制RS232总线通讯接口、双16位数据指针的可多次编程快速微处理器。
[0020] 时钟调度�？楦涸鹗敝有藕哦员冉馕龊臀渫缣峁㏕CP/IP协议层中的物理 层，采用Cyclonell系列EP2C20Q240I8处理器，支持在线JTAG调试口和2个RS232扩展口， 配置PHY芯片DM9161协议物理层。
[0021] GPS对时�？楦涸鸾邮誈PS信号并解析出PPS秒脉冲，同时支持IRIG-B码时钟同 步和网络对时，提供2路RS232、RS485串口输出，4路1PPS信号。
[0022] PLL同步�？楦涸鹜獠渴敝有藕疟镀荡恚⒔镀荡砗蟮男藕潘透渌？� 使用，采用ALtera的ALTPLL_RECONFIG系列宏�？椋诓刻峁┢德首允视芍嘏渲萌砗�。
[0023] 主控单元采用FPGA+DSP模式，FPGA�？楦涸鸫邮敝佣允焙褪萁换ィ珼SP�？楦� 责计算和误差修正，采用8MB的SDRAM增强型储存控制器，提供多功能PCI Express Gen2 并支持2400MIPS。
[0024] 12路标准源输出是模拟4路电压和8路电流的标准源输出，最高电压125V，最大 电流40A，内置3路小信号弱模信号输出。
[0025] 如图2所示，本发明所述主控单元提供的输出量自动校准零漂和幅值步骤如下： (1)开启工作电源后，子机进入自动校准零漂界面，子机DSP模块通过FPGA屏蔽主机端 控制信号； (2)DSP�？橥ü鼺PGA发送控制命令，令12路标准源输出按照初始设定采样频率发送 零值，同时命令主控单元切换至校准零漂状态，接收由12路标准源输出中的返校程序返送 回的零漂数字量； (3)DSP�？橛酶道镆侗浠蝗∑浠ǚ至孔魑闫蟛睿艘韵凳�0. 6后，通过FPGA送 给12路标准源输出，完成输出误差调整； (4)12路标准源输出再次返送零漂数字量给DSP�？椋锤匆陨瞎蹋敝敛杉爸檬� 出零漂值满足精度要求； (5)子机进入自动校准幅值界面，DSP�？橥ü鼺PGA发送控制命令，令12路标准源输 出按照初始设定采样频率发送数据，同时命令主控单元切换至校准幅值状态，接收由12路 标准源输出中的返校程序返送回的幅值数字量； (7) DSP�？橛酶道镆侗浠患扑愠龇滴蟛睿氡曜剂勘冉虾蟮玫叫拚浚ü鼺PGA 送给12路标准源输出，完成输出误差调整； (8)进入下一次修正过程，直至采集装置输出幅值满足误差精度要求，程序停止。
[0026] 对照图3，本发明所述一种用于分布式智能测试平台的同步标准源的控制方法，包 括下面的步骤： (1)开启工作电源后，程序初始化，CPU模块先通过GPS对时�？橛胪绞敝有藕帕樱� 开启PLL�？楸镀档魇阅Ｊ剑碛胱踊骺氐ピ⒘樱刂艶PGA�？橥瓿沙跏蓟� (2) PLL�？橥瓿蒅PS�？樾藕诺谋镀荡恚⑹涑鲂碌耐叫藕潘透敝拥鞫饶？椋� 由时钟调度�？橥瓿山馕龊痛砗蟛奖ㄎ模� (3) CPU�？榉⑺凸收献刺噶钪潦敝拥鞫饶？椋砀酱奔浯练⑺椭林骺氐ピ� (4)由故障状态指令控制FPGA�？榈髦撇⑹涑瞿Ｄ饬浚骺氐ピ贒SP�？樽远Ｗ� 输出零漂和幅值，并控制12路标准源输出指令所需信号； (5 )程序结束，关闭初始通讯连接。
【权利要求】
1. 一种用于分布式智能测试平台的同步标准源，其特征在于，所述同步标准源包含 CPU模块、时钟调度�？�、GPS对时�？�、PLL同步�？�、主控单元以及12路标准源输出；所 述CPU�？�、GPS对时�？�、PLL同步�？榧爸骺氐ピ直鹩胧敝拥鞫饶？榛チ籊PS对时模 块与PLL同步模块互联；主控单元采用FPGA+DSP模式；12路标准源输出直接与主控单元互 联。
2.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于， 所述CPU�？楦涸鹬噶钆汕埠涂墒踊夹谓缑娲恚∮肁MD80188ER系列CPU�？椋谥� 512K字节的SRAM512K A盘、256字节的片内存储器，具有2个三线制RS232总线通讯接口、 1个九线制RS232总线通讯接口、双16位数据指针的可多次编程快速微处理器。
3.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于， 所述时钟调度�？楦涸鹗敝有藕哦员冉馕龊臀渫缣峁㏕CP/IP协议层中的物理层， 采用Cyclonell系列EP2C20Q240I8处理器，支持在线JTAG调试口和2个RS232扩展口，配 置PHY芯片DM9161协议物理层。
4.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于， 所述GPS对时�？楦涸鸾邮誈PS信号并解析出PPS秒脉冲，同时支持IRIG-B码时钟同步和 网络对时，提供2路RS232、RS485串口输出，4路1PPS信号。
5.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于， 所述PLL同步�？楦涸鹜獠渴敝有藕疟镀荡恚⒔镀荡砗蟮男藕潘透渌？槭� 用，采用ALtera的ALTPLL_RECONFIG系列宏�？椋诓刻峁┢德首允视芍嘏渲萌砗�。
6.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于， 所述主控单元采用FPGA+DSP模式，FPGA�？楦涸鸫邮敝佣允焙褪萁换ィ珼SP�？楦涸鸺� 算和误差修正，采用8MB的SDRAM增强型储存控制器，提供多功能PCI Express Gen2并支 持 2400MIPS。
7.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于， 所述12路标准源输出是模拟4路电压和8路电流的标准源输出，最高电压125V，最大电流 40A,内置3路小信号弱模信号输出。
8.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于， 所述主控单元提供输出量自动校准零漂和幅值功能，不支持直流量处理，校准方法如下： (1)开启工作电源后，子机进入自动校准零漂界面，子机DSP�？橥ü鼺PGA屏蔽主机端 控制信号； (2)DSP�？橥ü鼺PGA发送控制命令，令12路标准源输出按照初始设定采样频率发送 零值，同时命令主控单元切换至校准零漂状态，接收由12路标准源输出中的返校程序返送 回的零漂数字量； (3)DSP�？橛酶道镆侗浠蝗∑浠ǚ至孔魑闫蟛睿艘韵凳�0. 6后，通过FPGA送 给12路标准源输出，完成输出误差调整； (4)12路标准源输出再次返送零漂数字量给DSP�？椋锤匆陨瞎蹋敝敛杉爸檬� 出零漂值满足精度要求； (5)子机进入自动校准幅值界面，DSP�？橥ü鼺PGA发送控制命令，令12路标准源输 出按照初始设定采样频率发送数据，同时命令主控单元切换至校准幅值状态，接收由12路 标准源输出中的返校程序返送回的幅值数字量； (7) DSP�？橛酶道镆侗浠患扑愠龇滴蟛睿氡曜剂勘冉虾蟮玫叫拚浚ü鼺PGA 送给12路标准源输出，完成输出误差调整； (8)进入下一次修正过程，直至采集装置输出幅值满足误差精度要求，程序停止。
9. 一种用于分布式智能测试平台的同步标准源的控制方法，其特征在于，该控制方法 包括如下步骤： (1)开启工作电源后，程序初始化，CPU�？橄韧ü鼼PS对时�？橛胪绞敝有藕帕樱� 开启PLL模块倍频调试模式，另与子机主控单元建立连接，控制FPGA模块完成初始化； (2) PLL�？橥瓿蒅PS�？樾藕诺谋镀荡恚⑹涑鲂碌耐叫藕潘透敝拥鞫饶？椋� 由时钟调度�？橥瓿山馕龊痛砗蟛奖ㄎ模� (3) CPU�？榉⑺凸收献刺噶钪潦敝拥鞫饶？椋砀酱奔浯练⑺椭林骺氐ピ� (4)由故障状态指令控制FPGA�？榈髦撇⑹涑瞿Ｄ饬浚骺氐ピ贒SP�？樽远Ｗ� 输出零漂和幅值，并控制12路标准源输出指令所需信号； (5 )程序结束，关闭初始通讯连接。
【文档编号】G01R1/28GK104215803SQ201410481876
【公开日】2014年12月17日 申请日期:2014年9月19日 优先权日:2014年9月19日
【发明者】王冠南, 熊华强, 王治, 崔斌, 张研, 桂小智 申请人:国家电网公司, 国网江西省电力科学研究院
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
