专利名称：芯片的测试系统的制作方法
技术领域：
本发明涉及一种芯片的测试系统，尤其涉及一种芯片的卡罗斯(Kalosl)测试系统。
背景技术：
晶圆经过曝光、刻蚀、离子注入、沉积、生长等复杂工艺制造过程后，形成芯片，在封装前后都要经过各种严格的测试，如DC测试、IDD测试以及功能测试等。请参阅图1，图 1是一种现有技术的芯片的测试系统的结构示意图。所述芯片的测试系统为Kalosl测试系统，所述Kalosl测试系统包括16个测试板卡，通过测试板卡向被测芯片供电，每个测试板卡最多能够同时测试4个被测芯片，因此，整个Kalosl测试系统最多能够同时测试16*4 = 64个被测芯片，现有技术的芯片的测试系统不利于提高芯片的测试效率。
发明内容
本发明的目的在于提供一种能够提高测试效率的芯片的测试系统。一种芯片的测试系统，包括至少一测试板卡、至少一 DPS供电�？橐约爸辽倭礁黾痰缙鳎鲋辽倭礁黾痰缙髦械拿恳桓黾痰缙骶右桓霰徊庑酒鯠PS供电�？橥ü黾痰缙飨蛩霰徊庑酒┑纾霾馐园蹇ㄓ糜诓馐运霰徊庑酒�。上述系统优选的一种技术方案，所述芯片的测试系统包括16个所述测试板卡，每个所述测试板卡测试8个所述被测芯片，每个所述DPS供电�？橄蛄礁鏊霰徊庑酒┑�。上述系统优选的一种技术方案，所述芯片的测试系统包括第一继电器和第二继电器，所述DPS供电�？橥ü龅谝患痰缙飨虻谝槐徊庑酒┑纾鯠PS供电模块通过所述第二继电器向第二被测芯片供电。上述系统优选的一种技术方案，所述DPS供电�？橛胨龅谝�、第二被测芯片的电源管脚连接。上述系统优选的一种技术方案，所述第一被测芯片的管脚为第一管脚组，所述第二被测芯片的管脚为第二管脚组，所述测试板卡先通过所述第一管脚组对所述第一被测芯片进行DC测试并判断PASS/FAIL结果，所述测试板卡再通过所述第二管脚组对所述第二被测芯片进行DC测试并判断PASS/FAIL结果。上述系统优选的一种技术方案，打开所述第一继电器、关闭所述第二继电器，所述测试板卡对所述第一被测芯片进行IDD测试，打开所述第二继电器、关闭所述第一继电器， 所述测试板卡对所述第二被测芯片进行IDD测试。上述系统优选的一种技术方案，所述测试板卡对所述第一、第二被测芯片进行功能测试时，利用所述第一、第二被测芯片的IO端口将所述第一、第二被测芯片的失效信息保存在失效存储器的不同的地址中。上述系统优选的一种技术方案，所述芯片的测试系统为芯片的卡罗斯测试系统。与现有技术相比，本发明的芯片的测试系统采用一个DPS供电�？橄蛄礁霰徊庑酒┑纾佣沟盟鲂酒牟馐韵低匙疃嗄芄煌辈馐�16*牡2 = 128个被测芯片，缩短了测试时间，提高了测试效率。
图1是一种现有技术的芯片的测试系统的结构示意图。图2是本发明的芯片的测试系统的结构示意图。
具体实施例方式本发明的芯片的测试系统采用DPS(DeviCe Power Supply)供电�？橥毕蛄礁霰徊庑酒┑纾ü馐园蹇ú馐杂胨鯠PS供电�？榱拥牧礁霰徊庑酒佣沟盟鲂酒牟馐韵低匙疃嗄芄煌辈馐�16*牡2 = 1 个被测芯片，提高了测试效率。为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。本发明的芯片的测试系统包括至少一测试板卡、至少一 DPS供电�？橐约爸辽倭礁黾痰缙鳎鲋辽倭礁黾痰缙髦械拿恳桓黾痰缙骶右桓霰徊庑酒鯠PS供电�？橥ü黾痰缙飨蛩霰徊庑酒┑纾霾馐园蹇ㄓ糜诓馐运霰徊庑酒男阅堋Ｓ叛〉模痉⒚鞯男酒牟馐韵低晨梢晕狵alosl测试系统。下面以本发明的芯片的测试系统为Kalosl测试系统，所述Kalosl测试系统包括 16个测试板卡为例，详细说明本发明的芯片的测试系统的原理。请参阅图2，图2是本发明的芯片的测试系统的结构示意图。本发明的芯片的测试系统包括16个并行连接的测试板卡11 (图2中仅示出了一个测试板卡11)，每个测试板卡 11并行连接8个被测芯片13，每个测试板卡11对应4个DPS供电�？�12，每个DPS供电�？�12连接两个继电器，即所述DPS供电�？�12经由第一继电器141连接第一被测芯片的电源管脚，所述DPS供电�？�12经由第二继电器143连接第二被测芯片的电源管脚。所述 DPS供电�？�12通过所述第一继电器141向第一被测芯片供电，所述DPS供电�？�12通过所述第二继电器143向第二被测芯片供电。在测试过程中，所述第一、第二继电器141、143 处于闭合状态。当需要对所述被测芯片13进行DC测试时，定义所述第一被测芯片的管脚为第一管脚组(Pin group)，定义所述第二被测芯片的管脚为第二管脚组。所述测试板卡11先通过所述第一管脚组对所述第一被测芯片进行DC测试并判断PASS/FAIL结果，然后，所述测试板卡11通过所述第二管脚组对所述第二被测芯片进行DC测试并判断PASS/FAIL结果。当需要对所述被测芯片13进行IDD测试时，打开所述第一继电器141、关闭所述第二继电器143，所述测试板卡11对所述第一被测芯片进行IDD测试；打开所述第二继电器 143、关闭所述第一继电器141，所述测试板卡11对所述第二被测芯片进行IDD测试。在对所述被测芯片13进行功能测试时，若要运行测试向量(pattern)，则所述芯片的测试系统开启失效存储器(Error Capture Record，ECR)功能，从而将所述被测芯片 13的失效信息保存在所述芯片的测试系统的失效存储器中，不同的被测芯片13的失效信息保存在不同的地址中，根据所述失效存储器中保存的信息，即可分析得到每个被测芯片 13的pass/fail结果。具体的，在失效存储器中保存被测芯片13的失效信息时，定义所述第一、第二被测芯片是一个产品，即一个产品具有两个IO端口，每个IO端口分别代表一个被测芯片，不同的IO端口代表不同的被测芯片，从而将所述第一、第二被测芯片的失效信息保存在失效存储器中，要分析被测芯片，分析对应的IO端口即可。由于不同的被测芯片 13的失效信息保存在不同的地址中，因此，本发明的芯片测试系统还可以通过对失效存储器中的失效信息进行分析，从而实现对存储器的修复(redundancy)。本发明的芯片的测试系统采用一个DPS供电�？�12向两个被测芯片13供电，从而使得所述芯片的测试系统最多能够同时测试16*牡2 = 128个被测芯片，缩短了测试时间，提高了测试效率。在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。
权利要求
1.一种芯片的测试系统，其特征在于，包括至少一测试板卡、至少一 DPS供电�？橐约爸辽倭礁黾痰缙鳎鲋辽倭礁黾痰缙髦械拿恳桓黾痰缙骶右桓霰徊庑酒鯠PS 供电�？橥ü黾痰缙飨蛩霰徊庑酒┑纾霾馐园蹇ㄓ糜诓馐运霰徊庑酒�。
2.如权利要求1所述的芯片的测试系统，其特征在于所述芯片的测试系统包括16个所述测试板卡，每个所述测试板卡测试8个所述被测芯片，每个所述DPS供电模块向两个所述被测芯片供电。
3.如权利要求1所述的芯片的测试系统，其特征在于所述芯片的测试系统包括第一继电器和第二继电器，所述DPS供电�？橥ü龅谝患痰缙飨虻谝槐徊庑酒┑纾� DPS供电�？橥ü龅诙痰缙飨虻诙徊庑酒┑�。
4.如权利要求3所述的芯片的测试系统，其特征在于所述DPS供电�？橛胨龅谝�、 第二被测芯片的电源管脚连接。
5.如权利要求3所述的芯片的测试系统，其特征在于所述第一被测芯片的管脚为第一管脚组，所述第二被测芯片的管脚为第二管脚组，所述测试板卡通过所述第一管脚组对所述第一被测芯片进行DC测试，所述测试板卡通过所述第二管脚组对所述第二被测芯片进行DC测试。
6.如权利要求3所述的芯片的测试系统，其特征在于打开所述第一继电器、关闭所述第二继电器，所述测试板卡对所述第一被测芯片进行IDD测试，打开所述第二继电器、关闭所述第一继电器，所述测试板卡对所述第二被测芯片进行IDD测试。
7.如权利要求3所述的芯片的测试系统，其特征在于所述测试板卡对所述第一、第二被测芯片进行功能测试时，利用所述第一、第二被测芯片的IO端口将所述第一、第二被测芯片的失效信息保存在所述芯片的测试系统的失效存储器的不同的地址中。
8.如权利要求1到7中任意一项所述的芯片的测试系统，其特征在于所述芯片的测试系统为芯片的卡罗斯测试系统。
全文摘要
本发明涉及一种芯片的测试系统，包括至少一测试板卡、至少一DPS供电�？橐约爸辽倭礁黾痰缙鳎鲋辽倭礁黾痰缙髦械拿恳桓黾痰缙骶右桓霰徊庑酒鯠PS供电�？橥ü黾痰缙飨蛩霰徊庑酒┑纾霾馐园蹇ㄓ糜诓馐运霰徊庑酒男阅�。本发明的芯片的测试系统最多能够同时测试16*4*2＝128个被测芯片，缩短了测试时间，提高了测试效率。
文档编号G01R31/28GK102360064SQ201110218619
公开日2012年2月22日 申请日期2011年8月1日 优先权日2011年8月1日
发明者索鑫, 钱亮 申请人:上�：炅Π氲继逯圃煊邢薰�
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
