亚星游戏官网-www.yaxin868.com

专利名称：用于sti型ldmos器件的界面陷阱测试方法
技术领域：
本发明涉及高压半导体器件可靠性技术领域，特别涉及一种STI型LDMOS器件的界面陷阱测试方法。
背景技术：
横向扩散金属氧化物半导体器件(LDMOS，Laterally Diffused Metal Oxide kmiconductor)，是一种广泛应用于射频基站、等离子显示板(Plasma Display Panel, PDP)显示驱动、功率管理以及汽车电子等领域的高压半导体器件。与传统绝缘栅双极型晶体管(Insulated Gate Bipolar ^Transistor，IGBT)相比，它具有更高的响应速度和更低的泄漏电流，并且作为平面器件在工艺集成方面具有更大的优势。在传统LDMOS器件的漂移区内加入浅槽隔离(shallow trench isolation，STI)区，能够有效地提高高压器件的击穿电压，同时改善了器件的开态电阻，STI型LDMOS器件得到了广泛的应用。因为在多数应用中，漏端往往都需要接入高电压，使得热载流子效应的影响十分突出。在器件可靠性领域， 界面陷阱的密度和位置信息对于器件的可靠性具有重要的作用。栅氧化层界面陷阱的产生使得器件迁移率下降，导致器件性能降低，因此，在工艺流程中对栅氧化层界面陷阱的监测是十分必要的，在STI型LDMOS器件中，STI区域的界面陷阱也对器件的性能和可靠性造成不利影响。在已有的界面陷阱测试技术中，电荷泵技术最为流行。电荷泵技术在测量界面陷阱密度时，需要在栅极施加一个脉冲信号，其大小应在器件的平带电压和阈值电压之间变化，同时测量衬底电流。对于STI型LDMOS器件，如果采用常规的电荷泵技术，只能得到沟道区的界面陷阱密度；由于STI区氧化层的厚度远远大于沟道区栅氧化层的厚度，为了得到 STI区界面陷阱的信息，就必须增大施加在栅极上的脉冲电压的值，这样栅极电压就会大于正常工作时的电源电压，在测量过程中将会对栅氧化层造成损失和破坏。因此，常规的电荷泵技术不能在STI型LDMOS器件中得到充分的运用。

发明内容
(一)要解决的技术问题本发明要解决的技术问题是如何在测试中同时获取沟道区和STI区的界面陷阱
位置信息。( 二 )技术方案为解决上述计算问题，本发明提供了一种用于STI型LDMOS器件的界面陷阱测试方法，其特征在于，在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压，同时施加栅极扫描电压，并测量衬底电流，由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。其中，所述正向偏置电压的绝对值小于0. 7V。其中，所述栅极扫描电压不超过STI型LDMOS器件工作时的电源电压。
其中，确定界面陷阱在STI型LDMOS器件中的STI区或沟道区后，根据测得的STI 区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区或沟道区的界面陷阱密度。其中，所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为在相同温度下，改变所述正向偏置电压，测量得到不同的衬底电流峰值，在以所述偏置电压为横轴，所述衬底电流为纵轴的关系图中，通过线性外推得到偏置电压为零时所对应的衬底电流的峰值，按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度
2Δ/0Nlt=——^7
m^thA其中，q是电子电量，Iii是本征半导体掺杂浓度，A为所测界面陷阱的面积，σ为界面陷阱的俘获截面，Vth为热运动速度，Δ/1为外推得到的正向偏置电压为零时的衬底电流峰值，Nit为界面陷阱密度。其中，所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为在相同的正向偏置电压下，改变温度值，测量得到不同的衬底电流峰值，在以1/ T为横轴，所述衬底电流为纵轴的关系图中，通过线性外推得到1/Τ为零时所对应的衬底电流的峰值，按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度
2Δ/0Ntt=——气
QniOVthA其中，q是电子电量，Iii是本征半导体掺杂浓度，A为所测界面陷阱的面积，σ为界面陷阱的俘获截面，Vth为热运动速度，Δ/:为外推得到的1/Τ为零时的衬底电流峰值，Nit 为界面陷阱密度。(三)有益效果本发明的用于STI型LDMOS器件的界面陷阱测试方法中不仅无需额外设计测试结构(可以和器件特性测试共用同一个结构)，从而节省了测试成本；而且只需简便的电流电压扫描测试，得到了具有峰值特征的测量结果，衬底峰值电流正比与界面陷阱密度，减少数据的不确定型，衬底峰值电流出现的位置与界面陷阱位置对应，便于在测试中同时获取沟道区和STI区的界面陷阱的位置信息，利用外推方式即可得到沟道区和STI区的界面陷阱的密度。


图1是STI型LDMOS器件结构示意图；图2是本发明实施例的一种用于STI型LDMOS器件的界面陷阱测试方法利用的测试电路图；图3是图2中方法测得的STI型LDMOS器件中界面陷阱测试结果示意图；图4是图2中方法中计算界面陷阱密度时外推得到偏置电压为零的示意图5是图2中方法中计算界面陷阱密度时外推得到1/T为零的示意图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。本发明所采用的测试结构就是一个STI型LDMOS器件，不需要额外设计测试结构。 以NLDMOS器件为例，结构示意图如图1所示，是一个包括源极、栅极、漏极和衬底的四端器件，其中黑线表示了栅氧化层和STI区域与硅的界面，沟道长度Lch应大于等于工艺节点所允许的最短沟道长度，而沟道宽度为远大于最小宽度的固定值。本发明方法的结构测试电路如图2所示，在进行界面陷阱测试时，需要在源、漏端和衬底之间施加正向偏置电压vf，电压的绝对值小于0. 7V，栅极电压Vg从器件积累扫描到器件弱反型，不能超过电源电压，以免造成对栅氧化层的高压损伤，在栅电压扫描过程中， 同时测量衬底电流Ib。根据Siockley-Read-Hall复合中心理论，在电流电压扫描过程中，当栅极电压使得栅氧化层界面处的电子和空穴浓度相等时，栅氧化层界面陷阱作为复合中心而产生的复合电流最大，即在衬底电流上呈现出峰值特性，如图3所示。其中衬底电流的峰值可以表示为
权利要求
1.一种用于STI型LDMOS器件的界面陷阱测试方法，其特征在于，在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压，同时施加栅极扫描电压，并测量衬底电流，由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。
2.如权利要求1所述的用于STI型LDMOS器件的界面陷阱测试方法，其特征在于，所述正向偏置电压的绝对值小于0. 7V。
3.如权利要求1所述的用于STI型LDMOS器件的界面陷阱测试方法，其特征在于，所述栅极扫描电压不超过STI型LDMOS器件工作时的电源电压。
4.如权利要求1 3中任一项所述的用于STI型LDMOS器件的界面陷阱测试方法，其特征在于，确定界面陷阱在STI型LDMOS器件中的STI区或沟道区后，根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区或沟道区的界面陷阱密度。
5.如权利要求4所述的用于STI型LDMOS器件的界面陷阱测试方法，其特征在于，所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为在相同温度下，改变所述正向偏置电压，测量得到不同的衬底电流峰值，在以所述偏置电压为横轴，所述衬底电流为纵轴的关系图中，通过线性外推得到偏置电压为零时所对应的衬底电流的峰值，按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度
6.如权利要求4所述的用于STI型LDMOS器件的界面陷阱测试方法，其特征在于，所述根据测得的STI区和沟道区各自的至少两个衬底电流峰值分别计算得到STI型LDMOS器件中STI区和沟道区的界面陷阱密度的方式为在相同的正向偏置电压下，改变温度值，测量得到不同的衬底电流峰值，在以1/Τ为横轴，所述衬底电流为纵轴的关系图中，通过线性外推得到1/Τ为零时所对应的衬底电流的峰值，按以下满足复合中心理论的公式分别计算得到STI区和沟道区的界面陷阱密度 2Δ/0
全文摘要
本发明公开了一种用于STI型LDMOS器件的界面陷阱测试方法，涉及高压半导体器件可靠性技术领域，该方法在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压，同时施加栅极扫描电压，并测量衬底电流，由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。本发明直接利用STI型LDMOS器件为测试结构，节省了测试成本，且便于在测试中同时获取了STI区和沟道区界面陷阱的位置信息，且不对STI型LDMOS器件造成损伤。
文档编号G01R31/26GK102520331SQ20111039700
公开日2012年6月27日 申请日期2011年12月2日 优先权日2011年12月2日
发明者何燕冬, 刘晓彦, 张兴, 张钢刚 申请人:北京大学