专利名称：高精度集成电路器件测试设备的制作方法
技术领域：
本发明涉及一种测试设备，特别是涉及一种高精度集成电路器件在片电容或等效阻抗的测试设备。
背景技术：
从90nm CMOS集成电路技术节点起，随着器件特征尺寸的不断缩�。嘞罴傻缏沸录际�、新材料与新工艺被不断引入到器件结构以不断提高器件与电路性能。这些新技术包括沟道应变、高迁移率沟道(Ge，111-V)异质集成等。这些新型的纳米MOS器件结构能有效克服器件短沟道效应、寄生效应、提高导电性能等等，但是器件结构各部分的尺寸大小、材料组成均能影响最终器件性能，因此如何精确测定新技术对纳米沟道传输特性(例如有效迁移率的变化)的实际影响成为重要的课 件导电参数。现有公知的测量沟道有效迁移率的方法为Split CV法，其可以通过测量MOS器件的电容来间接测量MOS器件沟道有效迁移率。测量MOS器件的电容通常采用半导体特性分析系统(例如美国吉时利仪器公司的4200-SCS)的C-V测量�？�(例如4200-CVU)，带有双线SMA的无线电天线接口以及细同轴电缆接口 BNC，包括多个中高频率直流源测量单元SMU，能快速而精确地测量皮法(pF)至微法(UF)级别并且漏电流不大于IpA的普通电容。具体地，施加的测试信号为频率20Hz至2MHz、电压为IOmV至IOOmV的交流差分信号，直流电流为中频下的IOOmA或高频下的300mA，IMHz信号下典型的电容精确度为1%，直流电流敏感度为ΙΟηΑ/V，该仪器可采用4个SMU偏置端子。但是，亚90纳米器件结构的沟道电容测试要求不同。对于常规的MOS而言，栅介质的有效栅氧厚度EOT大于I. 4nm，泄漏电流小于O. IpA，待测的最小栅电容以及沟道电容大于lpF。但是对于新型纳米器件MOS结构而言，EOT通常小于I. 4nm,泄漏电流大于O. IpA,待测的最小栅电容以及沟道电容数值小于lpF。因此，超薄栅介质(EOT < I. 4nm)的严重漏电(Leakage > O. IpA)影响等效阻抗的测试精度。此外，由于超小沟道电容的直接测试困难，通常需要特殊器件测试结构，测量微小电容的三种方法例如为电荷注入法、交流激励法以及带平衡电容的交流激励法，均需要在晶片上制作数百串并联的晶体管(也即测量回路杂散电容或分布电容)从而增大测试的等效电容然后通过反馈阻抗、前置运算放大器、乘法器等等的测试电路计算得出实际要测量的MOS电容，但这将影响芯片的有效面积，此外，这些测试电路中的寄生阻抗以及激励信号源的波动也会严重影响测试的精确度。总而言之，现有的测量MOS器件微小电容的方法和设备对于小尺寸尤其是纳米器件已经不适用，测试精度低下且测试结构复杂、占用面积大
发明内容
因此，本发明的目的在于提供一种高精度集成电路器件在片电容测试设备。本发明提供了一种高精度集成电路器件测试设备，包括倍频器、高频信号源、电桥自动平衡模块、混频器和电压矢量检测�？椋镀灯鹘敌藕疟对鲋粮咂担咂敌藕旁唇馐孕藕攀渌椭链馄骷涑龅牟馐越峁藕畔染缜抛远胶饽？槭渌椭聊┒嘶炱灯饕越档椭粱担缓笸ü缪故噶考觳饽？槭涑鲎钪盏牟馐越峁涮卣髟谟谕坏缏纺诟咂敌藕旁赐ü镀灯鞑街植煌德实母咂挡馐孕藕庞糜诎氲继迤骷母咂涤肷淦邓Ｊ降牡刃ё杩辜觳�。其中，所述测试信号为射频信号以及超高频信号。其中，所述射频信号频率大于IGHz，所述超高频信号频率为2至200MHz。其中，采用多级倍频器将基频倍增到测试信号所需的频率。其中，所述基频频率为 32. 768KHz、IOOKHz、200KHz、455KHz、600KHz、IMHz。其中，所述高频信号源包括外接射频源。其中，外接射频源经由倍频器连接至信号源端的混频器，从而产生射频信号。其中，所述电桥自动平衡�？榘ǖ缱�、平衡器、放大器和电压计，用于将待测器件输出的信号输送至混频器。其中，所述电压矢量检测�？榘ǖ缪辜�、相位探测器、调制器、模数转换器。依照本发明的高精度集成电路器件在片电容测试仪器，利用射频-超高频双频阻抗测试方法直接测定纳米沟道超薄栅介质的微小电容，通过倍频技术在信号源端附加射频信号源，在输出端附加混频器将被测射频信号混频到基频范围，再使用电流-电压法直接测定交流阻抗以标定电容数值，可以精确测定纳米集成电路器件的在片电容、仪器构造简单、射频测试可抑制漏电影响、双频测试减少寄生参数影响；无需复杂的测试方法比如网络分析仪以及特殊的测试结构。本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
以下参照附图来详细说明本发明的技术方案，其中图I显示了依照本发明的测量MOS电容的测试结构示意图；图2显示了依照本发明的测试结构的等效阻抗示意图；图3显示了依照本发明的射频-超高频双频阻抗测试仪器总体结构示意图；以及图4显示了依照本发明的射频-超高频双频阻抗测试仪器具体电路结构。
具体实施例方式以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了一种纳米器件沟道超薄栅介质电容测试设备。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或工艺步骤。这些修饰除非特别说明并非暗示所修饰器件结构或工艺步骤的空间、次序或层级关系。参照图1，显示了依照本发明的测量MOS电容来间接测量有效迁移率的测试结构示意图。采用本文下述的射频-超高频双频电容测试仪器，其四个SMU偏置端子分别连接MOS的源极金属接触S、漏极金属接触D、金属栅极G以及衬底B，连接方式可以通过探针台将SMU偏置端子与晶片上的焊垫端子挤压电接触(具体的器件内部连接细节图中未示出，仅以连接关系示意图表示)。其中，与源极金属接触S和漏极金属接触D的两个SMU端子连线相接，使得器件源漏短路，从该两端子测沟道电容等效阻抗Zc ;从与金属栅极G和衬底B相连的两个SMU端子处测量栅电容等效阻抗Zg。电容测试仪器选定的工作频率至少有两个范围，分别为射频(大于等于IGHz)以及超高频(2MHz至200MHz范围内)。如图2所示，为该测试结构的等效阻抗示意图。其中，由于超薄栅介质(EOT< I. 4nm)的严重漏电(Leakage > O. IpA)将影响等效阻抗的测试精度，因此实际的等效阻抗计算中，在栅介质电容C的两侧有寄生的栅介质电阻Rp存在，此外栅与源漏之间还有源串联电阻Rs存在，具体的等效阻抗如图2所示，为C与Rp并联之后再串联Rs。对于器件栅电容Cgb的测试而言，首先，向测试端口(栅极与衬底)施加第一频率ω I的交流测试信号，确定MOS器件的第一频率下的第一阻抗的幅值IZlI与相角Φ1。然后，向测试端口施加第二频率ω2的交流测试信号，确定MOS器件的第二频率下的第二阻抗的幅值|Ζ2|与相角Φ2。其中，第一频率与第二频率为射频和超高频两者之一(先后顺序任意，也即第一频率可以是射频也可以是超高频，第二频率亦然)，具体地，射频信号频率大于等于IGHz，超高频信号频率为2至200MHz。通过双频阻抗幅值与相角的关系，其数学式如式(I)计算得到Cgb的数值。
权利要求
1.一种高精度集成电路器件测试设备，包括倍频器、高频信号源、电桥自动平衡模块、混频器和电压矢量检测�？椋镀灯鹘敌藕疟对鲋粮咂担咂敌藕旁唇馐孕藕攀渌椭链馄骷涑龅牟馐越峁藕畔染缜抛远胶饽？槭渌椭聊┒嘶炱灯饕越档椭粱担缓笸ü缪故噶考觳饽？槭涑鲎钪盏牟馐越峁涮卣髟谟谕坏缏纺诟咂敌藕旁赐ü镀灯鞑街植煌德实母咂挡馐孕藕庞糜诎氲继迤骷母咂涤肷淦邓Ｊ降牡刃ё杩辜觳�。
2.如权利要求I的设备，其中，所述测试信号为射频信号以及超高频信号。
3.如权利要求2的设备，其中，所述射频信号频率大于1GHz，所述超高频信号频率为2至 200MHz。
4.如权利要求I的设备，其中，采用多级倍频器将基频倍增到测试信号所需的频率。
5.如权利要求4的设备，其中，所述基频频率为32.768KHz、IOOKHz、200KHz、455KHz、600ΚΗζ、1ΜΗζ。
6.如权利要求I的设备，其中，所述高频信号源包括外接射频源。
7.如权利要求6的设备，其中，外接射频源经由倍频器连接至信号源端的混频器，从而产生射频信号。
8.如权利要求I的设备，其中，所述电压矢量检测�？榘ǖ缪辜�、相位探测器、调制器、模数转换器。
9.如权利要求I的设备，其中，所述电桥自动平衡�？榘ǖ缱�、平衡器、放大器和电压计，用于将待测器件输出的信号输送至混频器。
全文摘要
本发明提供了一种高精度集成电路器件在片电容测试设备，包括倍频器、高频信号源、电桥自动平衡模块、混频器和电压矢量检测�？椋镀灯鹘敌藕疟对鲋粮咂担咂敌藕旁唇馐孕藕攀渌椭链馄骷涑龅牟馐越峁藕畔染缜抛远胶饽？槭渌椭粱炱灯饕越档椭粱担缓笸ü缪故噶考觳饽？槭涑鲎钪盏牟馐越峁涮卣髟谟诟咂敌藕旁赐ü镀灯鞑街植煌德�(超高频段(2至200MHz)与射频频段(＞1GHz))的高频测试信号用于被测电容的等效阻抗测试。依照本发明的高精度集成电路器件在片电容测试仪器，可以精确测定纳米集成电路器件的等效阻抗与在片电容，仪器构造简单，射频测试可抑制电容漏电影响，双频测试减少寄生参数影响；无需复杂的测试仪器比如网络分析仪以及特殊的测试结构。
文档编号G01R27/08GK102890231SQ201110203000
公开日2013年1月23日 申请日期2011年7月20日 优先权日2011年7月20日
发明者殷华湘, 梁擎擎, 钟汇才 申请人:中国科学院微电子研究所
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
