专利名称：信号电平交点检测器电路及其集成电路的制作方法
技术领域：
本发明涉及信号电平交点检测器电路，尤其但并不限于用于干线电压供电的消费产品中。
背景技术：
为了安全，干线电压供电的消费产品(例如多媒体家庭网络节点)需要将干线电压电路和低电压电路之间电气隔离。除了电气隔离，通常还需要穿过干线电压电路和低电压电路之间的电气隔离屏障传递信号。对低电压侧干线电压信号上的时间位置(例如零交点)的确定是从高电压侧向低电压侧传递信号所包含的需求的一个例子。干线电压信号上的位置的确定在提供与干线电压周期的同步时得到应用。与干线电压周期的同步可以用于在多个联网产品(如多媒体家庭网络节点)的低电压电路间提供同步的通信。更特别的例子是ISP(系统间连接协议)的规定，它提供了基于不同通信协议工作的设备间的协作。 ISP包括，在干线电压信号的每次预设数量的零交点时打开窗口，并发送确认符号，确认符号后跟随有用于提供协作的控制数据。干线电压信号上的位置的确定还在监视干线电源的相位变化以确定干线电源是否故障时得到应用。例如，若每M小时干线电源平均变化超过 2%，那么电源很可能出现故障。然后可以采取预防性措施，例如采用不可间断的供电电源。 根据一个更简单的应用，干线电压信号上的位置的确定可以用于确定干线电压信号是50Hz 还是60Hz。在另一应用中，干线电压信号上位置的确定还可以用于采取通信信道来优化信道容量。更特别地，干线电压信号位置确定可以作为根据各种噪声特征(如功率电平和预期信噪比)将干线电压周期划分成各个部分的基�。煌糠种校诓煌耐ㄐ帕绰方屑嗍雍捅冉稀Ｈ缓螅荻栽肷卣鞯谋冉闲薷男诺馈Ｍ�1示出了一种已知电气隔离器电路10，该电路10将信号从干线电压电路传向低电压电路的同时保持干线和低电压电路间的隔离以便随后的零交点检测。电气隔离器电路 10包括具有红外光发光二极管(LED) 14和光电晶体管16的光隔离器12。与LED串联的电阻Rin 18限制流过LED的电流。负载电阻Rout 20在光电晶体管和正输电线之间与光电晶体管16串联。电容Cload22表示与光电晶体管的输出M连接的电子电路的寄生电容值。 在使用时，高电压AC信号通过输入沈进入电气隔离器电路从而使LED 14工作。LED发射的光由光电晶体管接收，并产生在光电晶体管中流动的电流，该电流进一步流过负载电阻从而在输出M提供相应的电压。图2示出了代表性高电压AC信号观以及将来自输出对的电压信号作为自己的输入的零交点检测器的相应输出电压30。图2中，高电压AC信号观和相应输出电压30没有按比例。更特别地，例如，高电压AC信号28可以是230Vrms，输出电压30可以是3. 3V。包含图1所示电气隔离器电路的零交点检测器的缺点是它在低电压侧以及特别是高电压侧具有高功耗。输出M的时间精度依赖于隔离器电路10具备的切换由Rout和 Cload的RC时间常数确定的切换速度的速度。可以根据给定负载和预期精度确定Rout的最大值。Rout的最大值和所需电压摆幅反过来确定最小的所需光电晶体管电流Ic。然后根据考虑到光电晶体管电流Ic的光隔离器的电流传输比(CTR)确定LED前向电流If。对于高电压信号，大部分电压在Rin处丢失。对于典型的光隔离器和典型的Rout和Rin值， 预期的功耗为0. 5瓦特。若大幅减小前向电流If来减小功耗，不仅光电晶体管电流相应减小，光隔离器的电流传输比也将减小。这些效果共同作用将更大程度地减小输出摆幅，从而需要增加Rout，但反过来又会相应程度地减小隔离器电路的切换速度。因此，包含图1所示电气隔离器电路的零交点检测器不能在功耗和切换速度间折中。本发明根据已知零交点检测器电路的上述问题进行了改进。因此，本发明的目的是提供一种包含DC隔离器电路的信号电平交点检测器电路， 例如零交点检测器电路。本发明的另一个目的是提供一种包含DC隔离器电路的信号电平交点检测器电路，用于检测高电压AC信号何时穿过预设信号电平。
发明内容
根据本发明的第一方面，提供一种信号电平交点检测器电路，包括包含至少第一输入和至少第一电容的DC隔离器，所述第一输入被配置用于接收高电压AC信号，所述第一电容的第一极板与所述第一输入电气连接；以及工作在低电压的检测器电路，所述检测器具有至少第一检测器输入，所述第一检测器输入与所述第一电容的第二极板电气连接，所述低电压检测器电路用于根据所述第一输入上的高电压AC信号与预设信号电平的交点提供输出信号的改变。在使用时，信号电平交点检测器电路的DC隔离器用于将高电压AC信号与工作在低电压的检测器电路耦合。检测器电路用于在高电压AC信号穿过预设信号电平时提供低电压输出信号的变化。因此，信号电平交点检测器电路可以用于确定高电压AC信号何时穿过预设信号电平，例如零交点，该确定用于提供与干线电压周期的同步。例如当多媒体家庭网络的每个节点中都使用信号电平交点检测器电路来提供网络节点间的同步时，这种同步是非常有利的。由于至少第一电容在干线AC信号的低频表现出的大阻抗，DC隔离器电路相比图1所示的光隔离器电路通常具有较低功耗。更特别地，该电路不工作时几乎无功耗， 且该电路工作时功耗极低。更特别地，所述DC隔离器是包含第一和第二输入及输出以及第一和第二电容的差分DC隔离器，所述第一和第二输入被配置用于接收高电压AC信号，所述第一电容的第一极板与所述第一输入电气连接，所述第一电容的第二相对极板与所述第一输出电气连接， 所述第二电容的第一极板与所述第二输入电气连接，所述第二电容的第二相对极板与所述第二输出电气连接。此外，所述检测器电路可以是具有第一和第二检测器输入的差分检测器，所述第一检测器输入与所述DC隔离器的第一输出电气连接，所述第二检测器输入与所述DC隔离器的第二输出电气连接。因此，所述检测器可以用于检测进入DC隔离器的第一和第二输入的信号何时相交。更特别地，所述信号电平交点检测器电路还包括与所述第一和第二电容串联电气连接的负载阻抗，所述负载阻抗具有第一和第二连接器，所述第一连接器与所述DC隔离器的第一输出电气连接，所述第二连接器与所述DC隔离器的第二输出电气连接。因此，所述第一电容、所述负载阻抗和所述第二电容可以用作分压器，使得穿过负载阻抗的信号的电平降低，且使得进入检测器电路的输入的信号的电平降低。因此，分压器可以用于将高电压 AC信号减小到适用于低电压检测器电路的电平。更特别地，所述负载阻抗包括寄生阻抗。寄生阻抗可以形成于检测器电路的输入处，例如在包含有比较器的检测器电路中的比较器的反相和非反相输入之间。替代地或此外，寄生阻抗可以由印刷电路板形成。所述负载阻抗是电容时具有小于500pF的电容值，例如约200pF。更特别地，所述负载电容值小于约200pF，例如15pF至20pF。当该负载电容值不足以获得预期分压时，所述负载阻抗可以包括以下至少一项寄生阻抗(如电阻值和/ 或电容值)和分立阻抗(如分立电容提供的)。替代地或此外，所述负载阻抗包括第三电容。所述第一、第二和第三电容中至少一个具有小于IOOpF的电容值。更特别地，所述第一和第二电容分别具有小于50pF的电容值。 更特别地，所述第一和第二电容分别具有小于IOpF的电容值，例如约5pF。考虑功耗，所述电容中几乎无功耗。所述第一和第二电容中至少一个是分立电容，例如X类或Y类电容。所述第三电容可以是分立电容，例如陶瓷电容。替代地或此外，所述第一、第二和第三电容中至少一个的第一和第二极板由印刷电路板的导电层形成，所述至少一个电容的电介质由所述印刷电路板的非导电部分形成。更特别地，电容的至少一个极板由所述印刷电路板中或上的金属层形成。所述金属层可以形成于表面上(例如印刷电路板的上或下表面上)。因此，电容的第一和第二极板形成于所述印刷电路板的相对的上表面和下表面上，使所述印刷电路板的非导电体构成所述电容的电介质。替代地，所述印刷电路板中嵌入至少一个金属层。因此，电容的第一和第二极板可以形成于印刷电路板中，它们相互间隔且它们的覆盖区重叠，从而使第一和第二极板间的印刷电路板的非导电部分构成电容器的电介质。第一和第二极板可以共享几乎相同的覆盖区。在本发明的一种形式中，所述第一电容的第一极板由所述印刷电路板的第一表面上的第一表面层形成，所述第二电容的第一极板由所述印刷电路板的第二相对表面上的第二表面层形成，所述第一电容的第二极板由所述印刷电路板中的第一嵌入层形成，所述第二电容的第二极板由第二嵌入层形成，所述第二嵌入层具有与第一嵌入层的覆盖区相重叠的覆盖区，所述第一和第二嵌入层相互间隔。所述第一和第二表面层的覆盖区至少部分与所述第一和第二嵌入层的覆盖区重叠。而且，所述第一电容的第二极板与所述第一电容的第一极板间的距离比与所述第二电容的第二极板间的距离近。因此，第三电容的第一极板可以由第一嵌入层形成，第三电容的第二极板可以由第二嵌入层形成，第三电容的电介质可以由第一和第二嵌入层间的印刷电路板的非导电部分形成。所述第一和第二嵌入层间的距离小于第一表面层与第一嵌入层间以及第二表面层与第二嵌入层间的距离。因此，第三电容的电容值分别大于第一电容和第二电容。替代地或此外，所述负载阻抗包括电阻。所述电阻具有大于IM欧姆的电阻值。更特别地，所述电阻具有约IOM欧姆的电阻值。替代地或此外，所述信号电平交点检测器电路还包括第一有源电路，所述第一有源电路连接在所述DC隔离器的第一输出和第一预设电压电平之间。此外，所述信号电平交点检测器电路包括第二有源电路，所述第二有源电路连接在所述DC隔离器的第二输出和第二预设电压电平之间。有源电路用于将各自的来自所述DC隔离器的输出上拉至各自的预设电压电平与各自的有源电路电压电平之间。第一和第二预设电压电平可以大致相同， 例如0V。所述各自的有源电路电压电平由所述有源电路的阈值电压确定。有源电路包括背对背配置的第一和第二二极管。第一和第二二极管可以形成于集成电路中，例如作为静电放电(ESD)保护或其它成因的衬垫的一部分。当第一和第二二极管形成于集成电路中时， 它们可以如此与检测器电路一起形成。替代地，第一和第二二极管可以作为分立电路形成。 因此，第一和第二二极管可以用于包含分容器电路的第一种信号电平交点检测器电路以便提供ESD保护。有源电路可以用于缺少分容器电路的第二种信号电平交点检测器中以便将各自的来自所述DC隔离器的输出上拉至各自的预设电压电平与各自的有源电路电压电平之间，从而提供预设信号电平的交点检测。替代地或此外，所述DC隔离器具有单端配置。因此，所述DC隔离器包括仅仅第一输入和仅仅第一电容，所述第一输入被配置用于接收所述高压AC信号。更特别地，所述信号电平交点检测器电路还包括与所述第一电容串联电气连接的负载阻抗，所述负载阻抗具有第一和第二连接器，所述第一连接器与所述DC隔离器的第一输出电气连接，所述第二连接器与预设电压(如地)电气连接。因此，，所述第一电容和所述负载阻抗可以用作分压器，使得穿过负载阻抗的信号的电平降低，且使得进入检测器电路的输入的信号的电平降低。因此，分压器可以用于将高电压AC信号减小到适用于低电压检测器电路的电平。更特别地，所述负载阻抗可以包括第二电容。替代地或此外，负载阻抗可以包括电阻。替代地或此外，所述检测器电路包括比较器。当所述DC隔离器具有差分配置时， 所述DC隔离器的第一输出与所述比较器的非反相输入电气连接，所述DC隔离器的第二输出与所述比较器的反相输入电气连接。当所述DC隔离器是单端的时，其中所述DC隔离器的第一输出(即唯一输出)与所述比较器的非反相输入电气连接，所述比较器的反相输入与预设电压电平(如地)电气连接。因此，当与预设电压电平相交时，比较器的输出可以在高电压电平和低电压电平间切换。高电压电平和低电压电平可以，例如是或接近比较器的高和低电源电压。替代地或此外，所述检测器电路还包括定时器，所述定时器根据输出信号的改变运行。输出信号的改变根据第一输入上的高电压AC信号与预设信号电平的交点产生。所述定时器可以被配置用于确定所述预设信号电平与所述高电压AC信号的连续交点间的时间间隔。替代地或此外，所述定时器还可以被配置用于确定所述预设信号电平与所述高电压AC信号交点时的绝对时间。替代地或此外，所述DC隔离器的至少一个输入被配置用于接收高电压AC信号，所述高电压AC信号的频率小于500Hz，例如家用干线的约60Hz或约50Hz频率或船用干线的约400Hz频率。替代地或此外，根据国际电工委员会规定的标准，本发明上下文中的高电压AC信号是大于或等于50Vrms的AC电压，例如约IlOVrms或约230Vrms的AC电压。因此，高电压AC信号可以是家用干线电压信号或船用干线电压信号。替代地或此外，根据国际电工委员会规定的标准，本发明上下文中的低电压信号是小于50Vrms的AC电压或小于120V的DC电压。更特别地，低电压信号可以是小于约15V的DC电压，例如12V电压。更特别地，低电压信号可以是约等于或小于5V的DC电压，例如 3V。根据本发明的第二方面，提供一种集成电路，包括根据本发明第一方面的信号电平交点检测器电路。所述集成电路可以被配置用于形成家庭网络节点的一部分。本发明的第二方面的实施例可以包括本发明的第一方面的一个或多个特征。
本发明的其它特征和优点将通过具体实施例和附图得到更清楚的阐述，给出的具体实施例仅仅用于举例说明，附图中图1是已知电气隔离器电路的电路图；图2是图1所示电路的输入和输出电压的示意图；图3A是根据本发明第一实施例的信号电平交点检测器电路的电路图；图:3B是图3A所示电路的输入和输出电压的示意图；图4是根据本发明第二实施例的信号电平交点检测器电路的电路图；图5是根据本发明第三实施例的信号电平交点检测器电路的电路图；图6是根据本发明第四实施例的信号电平交点检测器电路的电路图；图7是根据本发明第五实施例的信号电平交点检测器电路的电路图；图8是根据本发明的形成信号电平交点检测器电路一部分的电容的俯视和截面图；图9A是形成图3A所示电路一部分的分容器的电路图；图9B是被配置用于形成图9A所示电路的印刷电路板的截面图。
具体实施例方式图3A示出了第一实施例的信号电平交点检测器电路40。信号电平交点检测器电路40包括串联连接的第一电容42、第二电容44和第三电容46，还包括背对背的第一二极管对48和第二二极管对50，还包括比较器52。第一和第二电容42、44构成DC隔离器。第一电容42的第一极板相当于DC隔离器的第一输入，第二电容44的第一极板相当于DC隔离器的第二输入。尽管图3A没有示出，电压源用于给第一和第二输入提供家用干线信号，例如50Hz、230Vrms。第一电容42的第二极板与比较器52的非反相输入以及第三电容46的第一极板电气连接。第二电容44的第二极板与比较器52的反相输入以及第三电容46的第二极板电器连接。因此，串联连接的第一至第三电容作为分容器使用，当干线信号应用于第一和第二输入时，穿过第三电容46的信号的幅度降低。因此，比较器52用于根据干线输入信号的电压电平相互间的交点在高输出电平和低输出电平间切换自己的输出。图3B示出了图3A所示电路的运行情况，具体示出了干线输入信号M和比较器的相应输出。从图 3B可以看出，当干线输入信号相互交叉时比较器输出切换。尽管图3A没有示出，比较器输出门控(gate)定时器从而确定从一个交点到下一个交点间的时间间隔。替代地，比较器输出触发(trigger)实时时钟或类似器件的时间信号的读数从而确定交点产生的绝对时间。 这种定时器或实时时钟的设计在本领域普通技术人员的设计能力范围内。第一 48和第二 50背对背二极管对在第一和第二电容42、44形成的DC隔离器的低电压侧提供ESD保护。第一、第二和第三电容42、44、46是分立电容(例如第一和第二电容是X或Y类电容，第三电容是陶瓷电容)，或作为印刷电路板的一部分形成，该印刷电路板上还形成有比较器和其它电子电路(这些将在下文参考图8、9A和9B进行描述)。替代地，第三电容46还可以由比较器52的输入端或印刷电路板上其它位置的寄生电容形成。图4示出了第二实施例的信号电平交点检测器电路60。与图3A所示第一实施例相同的组件用相同的附图标记表示。因此，图4所示电路包括由第一和第二电容42、44形成的DC隔离器，还包括比较器52，比较器52具有与第一电容42的第二极板电气连接的非反相输入以及与第二电容44的第二极板电气连接的反相输入。电阻62取代图3A中的电容46电气连接在比较器52的非反相和反相输入之间。因此，第一和第二电容42、44以及电阻62形成分压器，当干线信号应用于第一和第二输入时，穿过电阻的信号的幅度降低。除此以外，图4所示电路与图3A所示电路以相同方式运行，其中，比较器52根据干线输入信号的电压电平相互间的交点在高输出电平和低输出电平间切换自己的输出。与图3A所示电路一样，图4所示电路的比较器的输出门控定时器或用于触发实时时钟的时间信号的读数。图5示出了第三实施例的信号电平交点检测器电路70。与图3A所示第一实施例相同的组件用相同的附图标记表示。因此，图5所示电路包括由第一和第二电容42、44形成的DC隔离器，还包括比较器52，比较器52具有与第一电容42的第二极板电气连接的非反相输入以及与第二电容44的第二极板电气连接的反相输入。代替图3A所示电路中位于比较器的非反相和反相输入之间的第三电容46，图5所示电路在比较器的非反相和反相输入端分别包括接地负载。每个负载分别是背对背形式的二极管对48、50。从第一背对背二极管对48上和第二背对背二极管对50下的波形可以看出，背对背二极管对用于使比较器 52的非反相和反相输入处的电压分别在地线以上的二极管第一阈值电压与地线以下的二极管第二阈值电压之间摆动并在其上饱和。根据比较器的输入处的变化的电压电平，比较器52根据干线输入信号的电压电平相互间的交点在高输出电平和低输出电平间切换自己的输出。与图3A所示电路一样，图5所示电路的比较器的输出门控定时器或用于触发实时时钟的时间信号的读数。差分信号电平交点检测器电路的实施例已参考图3A、4和5进行描述。下面将参考图6和7描述单端信号电平交点检测器电路的实施例。图6示出了第四实施例的信号电平交点检测器电路80。与图3A所示第一实施例相同的组件用相同的附图标记表示。图6所示电路80包括第一电容42，第一电容42接收干线电压信号并与比较器52的非反相输入电气连接。比较器52的反相输入接地。第三电容46连接在比较器的非反相和反相输入之间。因此，第一和第三电容用作分压器，穿过第三电容和进入比较器的非反相及反相输入的信号的幅度下降。在使用时，图6所示电路的比较器用于根据干线输入信号的电压电平与反相输入处的预设电压(如地)之间的交点在高输出电平和低输出电平间切换自己的输出。与图3A所示电路一样，图6所示电路的比较器的输出门控定时器或用于触发实时时钟的时间信号的读数。图7示出了第五实施例的信号电平交点检测器电路90。与图6所示第四实施例相同的组件用相同的附图标记表示。图7所示电路90除了以下区别外与图6所示电路相同。 背对背二极管对48连接在比较器52的非反相输入和地之间。背对背二极管对48在由第一电容形成的DC隔离器的低电压侧提供了 ESD保护。除此以外，图7所示电路与图6所示电路以相同方式运行。图8示出了图3A所示第一、第二或第三电容其中之一的俯视面160和截面162的视图。从图中可以看出，电容器的第一极板164和第二极板166分别由印刷电路板的顶面和底面上各自的金属层形成。排布这些金属层使它们共享相同的覆盖区，并使印刷电路板的非导电基板168形成电容器的电介质。在印刷电路板基板上形成金属轨道(metal track) 以及更大区域结构(例如第一和第二极板的金属层)是本领域技术人员熟知的过程。替代地，一个或多个电容极板由嵌入基板中的金属层形成。嵌入金属轨道以及更大区域结构 (例如第一和第二极板的金属层)的提供是本领域技术人员熟知的过程。嵌入式金属层的一个应用将在下文中参考图9A和9B进行描述。在使用时，家用干线信号进入图3A所示电路的输入。第一电容42和第二电容44 的配置使它们和第三电容46 —起形成分压器，以便在第三电容两端提供该家用干线电压信号的衰减样本。对于50Hz、230VrmS的家用干线电压信号，第一和第二电容分别使用约 5pF的电容值，同时第三电容具有大约200pF的电容值，从而在第三电容两端提供大约3V的衰减电压摆幅。图9A示出了形成图3A所示电路一部分的分容器，它包括第一电容182、第二电容 184和第三电容186。从图9B所示的印刷电路板190的截面图可以看出，第一电容182的第一极板由印刷电路板190的第一表面上的第一表面层192形成。第二电容184的第一极板由印刷电路板190的第二相对表面上的第二表面层194形成，第一电容182的第二极板由印刷电路板中的第一嵌入层196形成，第二电容的第二极板由第二嵌入层198形成，第二嵌入层198具有与第一嵌入层的覆盖区相重叠的覆盖区，第一和第二嵌入层196、198相互间隔。第一和第二表面层192、194的覆盖区部分与第一和第二嵌入层196、198的覆盖区重叠。而且，第一电容的第二极板196与第一电容的第一极板192间的距离比与第二电容的第二极板198间的距离近。因此，第三电容的第一极板可以由第一嵌入层196形成，第三电容的第二极板可以由第二嵌入层198形成，第三电容的电介质可以由第一和第二嵌入层 196,198间的部分基板形成。第一和第二嵌入层196、198间的距离小于第一表面层192与第一嵌入层196间以及第二表面层194与第二嵌入层198间的距离。因此，第三电容的电容值分别大于第一电容和第二电容。如同在上一段落中描述的，目的是将230Vrms的干线电压信号降低至3V摆幅。第一和第二电容分别使用约5pF电容值。在一种形式中，基于一般工艺过程形成的印刷电路板提供的第三电容的电容值约为15pF至20pF。因此，通过利用寄生组件和其它分立组件(例如表面电容、二极管等)中至少一种来获得所需的200pF电容值。使用寄生组件时，其形式可以是寄生电容和寄生电阻中至少一项。例如，若使用IOM 欧姆的寄生电阻以及5pF的第一和第二电容，截止频率(3dB点)约为3kHz。假设每十年 (decade)频率滚降(roll-off) 20dB，那么50Hz要花费二十年。因此，将50Hz划分为大约 100份。可以根据一般设计经验改变电容和电阻的值以便获得所需分配参数以及工作在特定干线频率。在另一种形式中，修改常用印刷电路板生产工艺，例如通过增加层数或通过包含特殊薄层等，从而增加第三电容并减小第一和第二电容的电容值。因此，可以确定相对电容值以实现所需分压。以上描述的本发明的实施例在多媒体家庭网络的每个节点中得到应用。如上所述，除了其它内容，还使用了干线电压信号的交点检测来提供网络节点间的同步。本发明的一个实施例作为集成电路形成，该集成电路还包括家庭网络集成电路，例如Gigle Networks Ltd of Capital House, 2Festival Square, Edinburgh, EH3 9SU，UK 中的GGL541
家庭网络集成电路的修改形式。
权利要求
1.一种信号电平交点检测器电路，其特征在于，包括包含至少第一输入和至少第一电容的DC隔离器，所述第一输入被配置用于接收高电压AC信号，所述第一电容的第一极板与所述第一输入电气连接；以及工作在低电压的检测器电路，所述检测器具有至少第一检测器输入，所述第一检测器输入与所述第一电容的第二极板电气连接，所述低电压检测器电路用于根据所述第一输入上的高电压AC信号与预设信号电平的交点提供输出信号的改变。
2.根据权利要求1所述的信号电平交点检测器电路，其特征在于，所述DC隔离器是包含第一和第二输入及输出以及第一和第二电容的差分DC隔离器，所述第一和第二输入被配置用于接收高电压AC信号，所述第一电容的第一极板与所述第一输入电气连接，所述第一电容的第二相对极板与所述第一输出电气连接，所述第二电容的第一极板与所述第二输入电气连接，所述第二电容的第二相对极板与所述第二输出电气连接。
3.根据权利要求2所述的信号电平交点检测器电路，其特征在于，所述检测器电路是具有第一和第二检测器输入的差分检测器，所述第一检测器输入与所述DC隔离器的第一输出电气连接，所述第二检测器输入与所述DC隔离器的第二输出电气连接。
4.根据权利要求3所述的信号电平交点检测器电路，其特征在于，所述信号电平交点检测器电路还包括与所述第一和第二电容串联电气连接的负载阻抗，所述负载阻抗具有第一和第二连接器，所述第一连接器与所述DC隔离器的第一输出电气连接，所述第二连接器与所述DC隔离器的第二输出电气连接。
5.根据权利要求4所述的信号电平交点检测器电路，其特征在于，所述负载阻抗包括寄生阻抗。
6.根据权利要求4或5所述的信号电平交点检测器电路，其特征在于，所述负载阻抗是电容时具有小于500pF的电容值。
7.根据权利要求6所述的信号电平交点检测器电路，其特征在于，所述电容值在15pF 至20pF之间。
8.根据权利要求4-7中任一项所述的信号电平交点检测器电路，其特征在于，所述负载阻抗包括以下至少一项寄生阻抗和分立组件提供的阻抗。
9.根据权利要求4-8中任一项所述的信号电平交点检测器电路，其特征在于，所述负载阻抗包括第三电容。
10.一种集成电路，其特征在于，包括以上任一项权利要求所述的信号电平交点检测器电路。
全文摘要
本发明公开了一种信号电平交点检测器电路及其集成电路。该信号电平交点检测器电路包括包含至少第一输入和至少第一电容的DC隔离器，所述第一输入被配置用于接收高电压AC信号，所述第一电容的第一极板与所述第一输入电气连接；以及工作在低电压的检测器电路，所述检测器具有至少第一检测器输入，所述第一检测器输入与所述第一电容的第二极板电气连接，所述低电压检测器电路用于根据所述第一输入上的高电压AC信号与预设信号电平的交点提供输出信号的改变。
文档编号G01R19/175GK102288811SQ20111012277
公开日2011年12月21日 申请日期2011年5月12日 优先权日2010年5月12日
发明者哈兰德·韦尔, 巴勒特·伊恩, 赫维茨·伊弗雷姆·大卫·乔纳森 申请人:吉歌网络有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
