专利名称：用于iddq测量的设备和方法
技术领域：
本发明涉及一种执行待测电子电路的IDDQ测试的配置、用于这种配置的测量设备和执行IDDQ测试的方法。
IDDQ(静态(Q)漏(DD)电流(I))测试是一种检查电子电路、特别是CMOS集成电路的错误的技术。这样的电子电路在从一个状态或另一个状态切换时可以吸取相当数量的电源电流，不过一旦电子电路在状态切换后变得稳定，电流就降到比切换期间电流小很多的静态电平。IDDQ测试涉及电源电流的该静态电平的测量，其提供电子电路中存在错误或缺陷的指示。任何电源电流都可以被用作这种目的尽管缩写词IDDQ可能造成这样的暗示，即在这个测试中确定的是来自电源的正端子(VDD)的电流，但是术语IDDQ将被理解为覆盖电源电流的任何测量，包括来自负端子(VSS)的电流。当测量的静态电平超出预定电平时，电子电路由于有缺陷而被弃用。
切换期间的电流和静态电流之间的大比率给IDDQ测试提出了难题。通常测试电路包括一个电阻，通过它流过电源电流，并且测量其上的电压来确定静态电流电平。由于小数值的静态电流，为了可靠的测量需要相对大的电阻。然而，这样一个大电阻在切换期间导致高电压，这可能干扰测试电路的操作。
美国专利号No.5,773,990描述了处理这个问题的不同的技术。首先它描述了包括并联在经调节的电源的输出端和待测电子电路之间的多个电阻的现有技术。如借助于和电阻串联的各自的开关所确定的那样，选择其中的电阻来载运从电源输出端到待测电子电路的电流。在待测电子电路的状态切换期间使用低电阻值的电阻，在静态电流测量期间使用高电阻值的电阻。测量该电阻上的电压来确定电流。这种技术在从一个电阻切换到另一个时会遭遇到毛刺(glitch)。
作为一种替换的技术，美国专利号No.5,773,990描述了借助于连接在电源输出端和待测电子电路之间的二极管和电阻的并联安排来使用电源的经调节的电流源(高阻抗)输出。调节来自电流源的电流来维持到待测电子电路的连接上的恒定电压。二极管在待测电子电路状态切换期间钳位电阻上的高电压峰值。测量该电阻上的电压来确定IDDQ电流。这种测试电路在不造成毛刺的情况下避免了测量电阻上的高电压降的问题。
这些技术都没有考虑到这样的事实，即到待测电子电路的电源连接常常表现为LC谐振电路。从电源到待测电子电路的连线表现为电感(L)。在待测电子电路旁边常常包括去耦电容，并且在任意情况下待测电子电路本身在状态切换期间表现为电容(C)，这是因为在驱动级输出端处的容性负载必须被充电和放电。
这个LC谐振电路的谐振行为延迟了能用来测量IDDQ电流的时间。为了将这种延迟降到最�。硐氲氖怯Φ苯缭吹氖涑鲎杩寡≡癯墒沟谜飧鯨C谐振电路是临界阻尼的。这与使用具有实际上接近零的输出阻抗的经调节的电源时的情况不同。而用于获得临界阻尼的电阻值和为可靠测量小IDDQ电流所需要的相对大的电阻值也不一致。
本发明的其中一个目的是提供一种在IDDQ电流能被测量之前允许将延迟最小化的执行电子电路的IDDQ测试的方法。
本发明的其中一个目的是提供一种不影响电流测量的灵敏度的执行电子电路的IDDQ测试的方法，其中可以选择测试电路的输出阻抗来达到最佳速度。
本发明的其中另一个目的是提供一个IDDQ测试系统，其中用来测量静态电源电流的任何电压降均不影响电源电压的调节或电源电路的输出阻抗。
本发明的其中另一个目的是提供对静态电流的灵敏的测量。
权利要求1提出了依据本发明的方法。依据本发明，把电源单元的输出阻抗编程为一个为待测电子电路选择的数值，使得由于待测电子电路和电源单元之间的连接的谐振而产生的延迟时间基本上降至最小。为了测试一系列相同类型的不同电子电路的测试，可设置一次编程的输出阻抗，以将其设置为所需的阻抗值，或每一个电子电路设置一次，或甚至为相同的电子电路设置多次，每次当电子电路被设置为相应的状态以执行一个不同的IDDQ测试时就设置一次编程的输出阻抗。
权利要求4提出了依据本发明的系统。依据本发明，在外部电源和给待测电子电路提供电力的电源调节电路之间的电源线中包括电流感测元件。因此，在电流感测元件上的任何电压降均被保持在调节电路的调节环路之外。与已知的IDDQ测试电路相比，感测元件不在电源和待测电子电路之间的连接中。因此它既不影响电源电路的调节也不影响电源电路的输出阻抗。为了给在电源和待测电子电路之间的LC谐振电路提供最小化的延迟，可以独立于感测元件设置电源电路的输出阻抗。
在一个实施例中，包括和电流感测元件并联的电流源，并且将通过电流源的电流调整到一个数值，以使得当待测电子电路不吸取电流时基本上没有电流流过电流感测元件。因此，利用该电流感测元件能够执行灵敏的测量。
在另一个实施例中，待测电子电路和电源单元的参考端子彼此相对地浮动。电流感测元件从电子电路的参考端子吸取和感测电流。因此通过电源感测元件和待测电子电路，电流从电子电路的电源参考流向电源单元或者从电源单元流出。调节通过电流源的电流，以使得基本上没有其它电流需要从电源单元到待测电子电路的参考以使所述参考取得相对于彼此的预定电压偏置。因此确保到电子电路的电流和通过电流感测元件的电流基本上是相等的。
在另一个实施例中当待测电子电路和电源去耦合时，在校准阶段调整通过电流源的电流。
在另一个实施例中电源单元包括一个在射极跟随器配置(或者在FET的情况下是源极跟随器)下耦合到电源单元输出端的晶体管。利用一个电流源，把通过该晶体管的静态电流设置为一个可编程的数值。这允许电源单元的输出阻抗的调整，例如调整到待测电子电路的谐振连接的临界阻尼所需要的数值。调节晶体管控制电极处的电压，以使得平均起来电源单元提供一个预定的输出电压。
利用下列附图，将详细地描述依据本发明的系统、方法和电路的这些和其它有利的方面。
图1示出了一个IDDQ测试系统；图2示出了一个电源配置；和图3示出了一个IDDQ测试系统。
图1示出了一个IDDQ测试系统，包括一个共用参考端子100，外部电压源10a、10b，一个电源调节电路12，一个电源连接14，一个待测电子电路16，一个电流感测元件18和一个控制电路104。电压源10a、b的端子电压相对于共用参考端子100浮动。电压源10a、b串联耦合。这个串联安排的各端子分别作为调节电路12的正电源端子11a和负电源端子11b。调节电路12的一个输出端通过电源连接14耦合到待测电子电路16。待测电子电路16耦合在电源连接14和共用参考端子100之间。电源连接14被示出为包含一个串联在调节电路12的输出端和待测电子电路16之间的电感140，和一个与待测电子电路16并联的电容142。象征性地示出电感140和电容142，以使得连接14的电效应清楚。电感140代表连接14的连线电感，电容142至少部分地代表待测电子电路16的电容性行为以及任何去耦电容。
在操作时，平均起来调节电路12给待测电子电路16提供恒定电压。为了测试待测电子电路16，当待测电子电路16处于稳定状态时，电流感测元件18确定待测电子电路16所吸取的电流是否低于一个预定的阈值。如果不是，产生一个错误信号，并且待测电子电路16因为有缺陷而被弃用。通常，在控制电路104(为了清楚起见，从图1中略去了控制电路104到待测电子电路16所通过的输入连接)的控制下执行多次这样的测试，每一次待测电子电路16处于不同的逻辑状态。通过给待测电子电路16施加不同的输入信号和/或通过把待测电子电路16的存储器元件切换至不同状态来实现在这里所使用的意义下的不同的逻辑状态。
当待测电子电路16从一个状态切换到另一个时，它临时地从调节电路12吸取更多的电源电流。响应于状态变化的该电流的时间相关性(time dependence)对应于在对电容142进行充电时所涉及的时间相关性。最终电流稳定在待测电子电路16所吸取的静态电流电平上，但是在电流稳定前发生时间相关的变化。IDDQ测量必须被充分推迟直到电路稳定，即直到这个时间相关性结束。
由于电感140和电容142的组合，当调节电路12的输出阻抗很低时这个时间相关的变化可能有一个振荡特性，另一方面当输出阻抗很高时它可能有一个长的RC充电时间。优选地是通过把调节电路12的输出阻抗设置为一个基本上造成连接14中的LC电路的临界阻尼的数值R，把稳定时间降至最�。瓷柚肦＝2sqrt(L/C)当R精确地具有该数值时达到最佳，不过当然对于临近最佳值的R的数值范围也能出现接近最佳的性能。
一般而言，L和C的数值、以及因此最佳数值R依赖于待测电子电路16和用来给待测电子电路16提供电力的连接连线的属性。因此，当测试相同类型的待测电子电路16的一系列拷贝时，控制电路104优选地为该系列至少一次调整调节电路12的输出阻抗以使之基本达到最佳数值R，该数值R可以由实验确定。
在某些情况下，该最佳数值甚至可能依赖于待测电子电路16所切换到的状态或者待测电子电路16切换之间的状态。在这种情况下，至少对于状态间的一些切换，控制电路104甚至可能在切换到一个新状态时重新编程调节电路12的阻抗。
调节电路12包括一个在正负电源端子11a、b之间的第一电流源128、晶体管122的主电流通道和第二电流源127的串联安排。在晶体管122的主电流通道和第二电流源127之间的节点125形成调节电路12的输出端。控制电路104耦合至第二电流源127的控制输入端。调节电路12此外还包括差分放大器120、电容126和电阻124。差分放大器120从电源端子11a、b接收其电力供应。参考电压源102耦合在共用参考端子100和差分放大器120的正增益输入端之间。差分放大器120的输出端耦合至晶体管122的控制电极。调节电路12的输出端125通过电阻124耦合回到差分放大器120的负增益输入端。差分放大器120的负增益输入端通过电容126耦合至差分放大器120的输出端。调节电路12此外还包括耦合至电源10a、b之间的节点11c以便感测流经电源10a、b的电流之间的净差异的电流控制放大器129。电流控制放大器129有一个耦合至第一电流源128的控制输入端的输出端。电流感测元件18包括串联在共用参考端子100和第一电流源128与晶体管122的主电流通道之间的节点之间的测量电压源180和电流测量元件182。
在操作时，差分放大器120调节晶体管122的控制电极处的电压，以使得输出端125和共用参考端子100之间的按时间平均的电压差基本上等同于参考电压源102的参考电压Vref。这仅对于输出端125处的电压的较低频率变化成立。在较高的频率(例如超出200Hz)下，电阻124和电容126的组合去耦合从输出端125到差分放大器120的负增益输入端之间的反馈路径。
通过电源10a、b之间的电流的净差异等同于由电流感测元件18和连接14提供给调节电路12或从调节电路12吸取的净电流。电流控制放大器129调节来自第一电流源128的电流，以使得当节点11c处的电压取得与共用参考端子100相同的电压时，从电源10a、b吸取的电流之间的净差异变成零。结果是，电流感测元件18所提供的测量电流必定等同于通过连接14提供给待测电子电路16的电流。该电流由电流测量元件182测量。电流测量元件182例如包括通过其流过测量电流的电阻(未示出)和用来将该电阻上的电压与一个阈值做比较的比较器电路(未示出)，当在静态条件下测量电流超出一个预定值时弃用待测电子电路16。
控制电路104设置通过晶体管122的主电流通道的静态电流，以使得晶体管122呈现到输出端125的阻抗基本上等同于使得由电感140和电容142形成的LC谐振电路达到最快可能响应的阻抗。优选的是将该阻抗设置成导致LC谐振电路临界阻尼。为这种目的所需的阻抗的精确值依赖于待测电子电路16及其连接到输出端125的方式，特别依赖于该连线和任何去耦电容。
控制电路104利用第二电流源127控制晶体管122所呈现的阻抗。第二电流源127基本上确定静态状态时通过晶体管122的主电流通道的电流。对于一个双极型晶体管122，该阻抗Z和第二电流源127所提供的电流I成反比Z＝Vo/I欧姆，其中室温时Vo＝0.025伏特。当使用MOS晶体管作为晶体管122时该阻抗也依赖于该电流，尽管通常它不是电流I的线性函数。
结果是，图1的电路允许控制电路104在不影响通过用来检测超额静态电流的电流感测元件18的测量电流的情况下，借助于通过第二电流源127的电流来设置输出端125处的阻抗。电流感测元件18的阻抗不影响输出端125处的阻抗的时间关键(time-critical)的调整。电流感测元件18上的任何电压降也不影响调节电路12中的调节环路的操作。
浮动的电压源10a、b可以使用电池或使用分离的变压器-整流器电路或其它类型的浮动电压源来实现。
图2示出浮动电压源10a、b和电流控制放大器129的一个实施方式。在这个实施方式中不需要电池或分离的变压器。该实施方式包括原始电压源20a、b，电源开关22a、b，电源电容24a、b，短路开关26和积分放大器28。另外，图2示出了正端子和负端子11a、b和第一电流源128。原始电压源20a、b有一个共用端子，该共用端子耦合至共用参考端子100。原始电压源20a、b的其它端子分别通过各自的电源开关22a、b耦合至正端子和负端子11a、b。正端子和负端子11a、b通过各自的电源电容24a、b耦合至共用端子11c。共用端子11c耦合至积分放大器28的一个输入端，其输出端耦合至第一电流源128的控制输入端。在共用节点11c和共用参考100之间包括短路开关26。
在操作时，电源开关22a、b在时钟电路(未示出)的控制下周期性的打开和关闭。时钟电路定义了时钟周期的多个周期性重复的阶段。在第一阶段，通过使电源开关22a、b导通对电源电容24a、b进行再充电，并且通过使短路开关26导通来停用电流控制放大器28。在第二阶段，电源开关22a、b和短路开关26未导通。在这个第二阶段，电源电容24a、b作为电源10a、b，积分放大器28积分来自共用节点11c的净电流，并且积分放大器从积分后的净电流生成用于第一电流源128的一个控制信号。在第一和第二阶段之间来回切换期间，第三和第四阶段期间出现，其中短路开关26导通，而电源开关22a、b未导通。第三和第四阶段确保对来自第一电流源128的电流的控制不受在第一和第二阶段之间的切换期间的毛刺的影响。
图3示出了测试系统的第二个实施例。和图1的系统相比，省略了浮动电压源10a、b。在图3的实施例中，所有的部件均可以使用相同的b电源操作。此外，省略了电流控制放大器129。加入了积分器30和第一、第二和第三开关31、32、33。控制电路35控制开关31、32、33。第一开关31把待测电子电路耦合至输出端125或参考电压源102。第二开关32和积分电路30的串联安排把电流测量元件182的输出端耦合至第一电流源128的控制输入端。第三开关33和电阻124串联耦合。
在操作时，电路操作在不同阶段。在校准阶段，第一开关31把待测电子电路16耦合至参考电压源102。第二开关32导通，使得积分器30控制通过第一电流源128的电流，以使得没有电流流过电流感测元件18。第三开关33导通，使得输出端125处于参考电压源102的电压电平上。
在测量阶段，第一开关31把待测电子电路16耦合至输出端125。第二和第三开关32、33未导通。在这个测量阶段，一个等同于到待测电子电路16的电流的电流流过电流感测元件18。当IDDQ电流必须被测量时，电流感测元件18感测该电流以便测试该电路。
应当注意，上述实施例是例示而不是限制本发明，本领域熟练技术人员能够在不脱离所附权利要求书的范围的情况下设计出很多替代的实施例。在权利要求书中，放置在圆括号间的任何附图标记不应当被解释为对权利要求的限制。“包括”这个词除了那些在权利要求中列出的元件或步骤之外不排除其它元件或步骤的存在。元件前面的“一个”这个词不排除多个这种元件存在的情况。本发明可以借助于包括若干不同元件的硬件来实现。在列举了若干装置的设备权利要求中，这些装置中的几个可以由同一项硬件来实现。在互不相同的从属权利要求中引述某些措施这一事实并不表示不能利用这些措施的组合来获益。
权利要求
1.一种执行电子电路IDDQ测试的方法，该方法包括-使用电源单元给电子电路提供电源电流；-把电源单元的输出阻抗调整至一个为电子电路选择的数值，该数值被选择成使得包括一个在电源单元和电子电路之间的连接的谐振电路基本上临界阻尼；-在影响输出阻抗的电源单元部分之外，使用位于外部电源和给待测电子电路提供电力的电源调节电路之间的、用来感测提供给电子电路的电流数值的电流感测元件来测量IDDQ电流。
2.如权利要求1的方法，其中所述电源单元包括一个调节环路，用于至少在IDDQ电流的测量期间调节施加到电子电路上的电源电压，所述测量是对由电源单元吸取来给电子电路提供经调节的电压的输入电源电流执行的。
3.如权利要求1的方法，其中和所述输入电源电流并行地给电源单元提供另一个输入电源电流，该方法包括把该另一个输入电源电流调节到等同于由电源单元消耗的所消耗电流的电平。
4.一个IDDQ测试系统，包括-一个待测电子电路；-一个电源单元，具有一个耦合至待测电子电路的电源输出端，该电源单元包括一个用于调节施加到待测电子电路上的电源电压的调节环路，该电源单元具有一个用于接收由电源单元吸取来提供电源电压的输入电源电流的电流输入端；-一个被安排用来测量至少部分的输入电源电流并依赖于所述部分的输入电源电流的电平生成IDDQ错误信号的电流感测元件。
5.如权利要求4的IDDQ测试系统，包括-耦合到和电流感测元件并联的电源单元的电流输入端的第一电流源；和-一个调节电路，被安排用来将由第一电流源提供的另一部分的输入电源电流调整到由电源单元消耗的所消耗电流的电平。
6.如权利要求4的IDDQ测试系统，其中电源单元包括-一个具有控制输入端和耦合在电流输入端和输出端之间的主电流通道的晶体管，该输出端耦合到待测电子电路；-一个可编程电流源，该可编程电流源耦合到该输出端，以便基本上把通过晶体管的主电流通道的静态设置为一个可编程的数值；-一个反馈电路，该反馈电路耦合在晶体管的输出端和控制输入端之间，以便利用在源极跟随器或射极跟随器操作中的晶体管来调节该输出端处的电压。
7.如权利要求4的IDDQ测试系统，其中电源单元包括-一个共用参考连接，待测电子电路从电源单元的输出端向共用参考连接导通静态电源电流，电流感测元件耦合在电流输入端和共用参考连接之间；-一个相对于共用参考连接浮动至少部分时间的第一和第二电源的串联安排，从所述串联安排的各端子馈送电源单元；-耦合到和电流感测元件并联的电源单元的电流输入端的另一个电流源，第一电流源从该串联安排的其中一个端子吸取电流；-一个电流控制电路，包括来自第一和第二电源间的一个节点和共用参考连接的电流路径，该电流控制电路具有一个耦合到该另一个电流源的控制输入端的输出端，该电流控制电路被安排来调节通过该另一个电流源的电流以使得基本上没有电流流经该电流路径。
8.如权利要求4的IDDQ测试系统，其中电源单元包括-耦合到和电流感测元件并联的电源单元的电流输入端的另一个电流源，第一电流源从所述串联安排的其中一个端子吸取电流；-一个电流控制电路，该电流控制电路具有一个耦合到该另一个电流源的控制输入端的输出端，该电流控制电路被安排来调节通过该另一个电流源的电流，以使得在待测电子电路从电源单元的输出端去耦合的校准阶段期间，基本上没有电流流经电流感测元件。
9.一个IDDQ测试设备，包括-用于连接待测电子电路的电源输出端；-一个电源单元，具有一个耦合到该电源输出端的电源输出端，该电源单元包括一个用于调节施加到待测电子电路的电源电压的调节环路，该电源单元具有一个用于接收由电源单元吸取来提供电源电压的输入电源电流的电流输入端；-一个被安排用来测量至少部分的输入电源电流并依赖于所述部分的输入电源电流的电平生成一个IDDQ错误信号的电流感测元件。
全文摘要
将IDDQ测试应用于电子电路(16)。电源单元给电子电路提供电源电流。把电源单元的输出阻抗调整到一个为电子电路选择的数值，该数值被选择成使得包括一个在电源单元和电子电路之间的连接的谐振电路(14)基本上临界阻尼。用以测量IDDQ电流的电流感测元件(18)耦合在外部电源和电源单元的电源输入端之间，使得电流感测元件不影响输出阻抗。
文档编号G01R31/26GK1682122SQ03821862
公开日2005年10月12日 申请日期2003年8月6日 优先权日2002年9月16日
发明者J·L·H·范希斯 申请人:皇家飞利浦电子股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
