专利名称：用于提供扫描链安全性的方法及设备的制作方法
技术领域：
本发明大体上涉及用于联合测试行动组(JTAG)测试的扫描链，且更明确来说但不排他地，涉及用于JTAG测试的扫描链的安全性。
背景技术：
测试设计(DfT)技术(如，联合测试行动组(JTAG))为对复杂集成电路(IC)及系统芯片(SoC)的测试的基本帮助，因为其提供存取、以及读取及修改装置内部组件的简单且有效的方法。此存取经由扫描链而提供。然而，不利的是，此存取(其在测试期间是有利的)可在产品出售/部署之后引起许多安全性问题。即，此相同存取可出于恶意动机而用于修改所述产品、篡改所述产品、逆向设计所述产品或用于执行其它恶意活动。
因此，已试图保护对IC及SoC的存�。沟枚訧C及SoC的存取(其用于测试)在相关联的产品被出售/部署之后不能被利用。用于防止在测试之后利用系统的扫描链的典型解决方案为对所述系统进行硬修改(hard modification),使得对所述系统的扫描链存取变得不可能。举例来说,系统的测试存取端口(TAP)可以某种方式烧毁或移除。然而，不利的是，此解决方案具有多个缺点。首先，JTAG基础结构本身保留在系统上，且因此攻击者仍然能够对其进行存取(例如，通过插入探针)。JTAG导线在板上是相对易于识别的，且结果可为直接的。此程序的一著名实例为，一个学生仅以几次尝试便实现对第一代苹果手机的解锁。其次，DfT基础结构成为板上的“固定负载(dead weight)”且不能再被使用，但许多应用(例如，现场及在线测试)可极大地受益于此存取。此外，在现场可编程门阵列(FPGA)-复杂可编程逻辑装置(CPLD)产品中，两种不同方式用于停用对其装置的配置区域的JTAG存取。第一种方式是在装置上使用熔丝，当被烧毁时，所述熔丝停用对所述装置的配置区域的存取。然而，不利的是，一旦所述熔丝被烧毁，JTAG存取就是不可能的，直到烧毁部分被替代为止。第二种方式是使用备用电池支持含有用于解码输入位流的密钥的安全存储装置(例如，电可擦除可编程只读存储器(EEPROM)、FLASH或类似存储装置)。然而，不利的是，当此方式启用后续JTAG存取时，所述装置上备份电池所需的不动产(real estate)在许多应用中可成问题。
发明内容
现有技术中的各种缺陷通过用于提供扫描链安全性的实施例来解决。扫描链安全性能力(例如)出于若干目的而启用对系统的扫描链的正常使用的安全控制，所述目的例如为系统的部署或出售之前的测试、系统的部署或出售之后的现场测试、系统的现场修改等等。所述扫描链安全性能力通过启用对扫描链的中断及所中断的扫描链的重新建立的控制，而启用对扫描链的正常使用的安全控制。扫描链安全性组件经配置以用于响应于控制信号而从扫描链移除开路条件。所述控制信号可响应于安全密钥的验证、响应于基于询问的认证过程的成功完成或响应于任何其它合适的验证或认证而产生。所述扫描链安全性组件还可经配置以用于响应于第二控制信号而在扫描链中产生开路条件。所述第二控制信号可为经由所述扫描链接收的扫描寄存器值。
可通过结合附图考虑以下详细描述而容易地理解本文中的技术，附图中图IA及IB描绘包括测试系统及受测系统的示范性系统测试环境的高级框图；图2描绘由IEEE P1687工作组提出的SIB单元的高级框图，其经配置以用于启用分层扫描链存�。煌�3描绘经配置以用于控制扫描链安全性的O⑶单元的一个实施例；
图4A描绘通过由密钥检验器功能进行的对安全密钥的验证而产生SecureRST信号的一个实施例，所述安全密钥被移位到正被保护的扫描链的输入部分中；图4B描绘通过由密钥检验器功能进行的对安全密钥的验证而产生SecureRST信号的一个实施例，所述安全密钥被移位到密钥检验器功能的缓冲器中；图5描绘经由使用基于询问的认证方法来产生SecureRST信号的一个实施例；图6描绘经配置以用于控制扫描链安全性的远程O⑶单元的一个实施例；图7描绘JTAG系统的TAP的一个实施例，其中所述TAP经配置以提供对JTAG系统的扫描链的安全存�。煌�8描绘用于在扫描链中产生开路条件的方法的一个实施例；图9描绘用于产生控制信号以从扫描链移除开路条件的方法的一个实施例；图10描绘用于使用控制信号以从扫描链移除开路条件的方法的一个实施例；及图11描绘适于执行本文中描述的功能的计算机的高级框图。为促进理解，在可能的情况下，已使用相同的参考数字标示对于图式来说是共同的相同元件。
具体实施例方式本文描绘及描述扫描链安全性能力。所述扫描链安全性能力(例如)出于若干目的而启用对所述系统的扫描链的正常使用的安全控制，所述目的例如为系统的部署或出售之前的测试、系统的部署或出售之后的现场测试、系统的现场修改等等以及其各种组合。所述扫描链安全性能力通过启用对扫描链的中断的控制(用于防止扫描链的正常使用)及启用对在扫描链的中断之后扫描链的重新建立的控制(用于启用扫描链的正常使用)，而启用对扫描链的正常使用的安全控制。以此方式，所述扫描链安全性能力启用在任何时间且出于任何目的对扫描链的可控锁定及解锁。以此方式，使用扫描链安全性能力来锁定扫描链是可逆的，这与大多数现有扫描链安全性方法形成鲜明对比，在现有扫描链安全性方法中，对扫描链的任何试图保护是永久的(例如，烧毁提供扫描链存取的一个或一个以上组件)，且因此在执行扫描链安全性方法之后正常使用所述扫描链是不可能的。在一个实施例中，扫描链的受控中断及扫描链的受控重新建立可使用扫描链安全性组件来提供，所述扫描链安全性组件经配置以用于产生开路条件以防止扫描链的正常使用，且经配置以用于移除所述开路条件以再次启用扫描链的正常使用。在一个实施例中，所述扫描链安全性组件可安置在扫描链内。扫描链内的此扫描链安全性组件的示范性使用相对于图IA进行描绘及描述。在一个实施例中，扫描链安全性组件可安置在经配置以用于提供对扫描链的存取的测试存取接口(TAI)内，例如电气与电子工程师协会(IEEE) 1149. I测试存取端口(TAP)。TAI中的此扫描链安全性组件的示范性使用相对于图IB进行描绘及描述。图IA及IB描绘包括测试系统及受测系统的示范性系统测试环境的高级框图。如图IA及IB中所描绘，系统测试环境101及102各自包括测试系统(TS) 110及受测系统(SUT) 120。TS 110可为适于测试SUT 120的任何系统。TS 110经配置以用于测试SUT 120。TSllO可执行SUT 120的任何测试，例如，测试SUT 120的一个或一个以上个别组件、SUT120·的组件的一个或一个以上组合、SUT 120的组件之间的一个或一个以上互连、SUT120的一个或一个以上系统级功能，等等，以及其各种组合。TS 110可执行通常与测试受测系统相关联的功能中的任一者，例如执行测试程序、向受测系统提供输入数据、从受测系统接收输出数据、处理从受测系统接收的输出数据以确定系统测试结果及类似功能以及其各种组合。用于测试受测系统的TS 110的设计及使用在下文中额外详细地描述。SUT 120可为可使用TS 110来测试的任何系统。SUT 120可包括任何组件，所述组件中的至少一部分可由TS 110个别地及/或以组合方式测试。TS 120可包括一个或一个以上扫描链，所述一个或一个以上扫描链具有一组或一组以上相关联的输入及输出存取引脚，从而提供对待由SUT 120测试的组件的存取。所属领域的技术人员将理解可在SUT120中使用扫描链测试SUT 120的方式。举例来说，SUT 120可包括一个或一个以上板，所述板的测试可使用具有相关联的输入及输出存取引脚的一个或一个以上扫描链来执行，所述输入及输出存取引脚可用于将输入测试信号施加到SUT 120及从SUT 120收集输出测试信号。如图IA及IB中所描绘，TS 110经由测试存取接口(TAI) 125存取SUT 120。TAI 125可使用任何合适测试存取接口来实施，其可取决于TS 110、SUT 120、待执行的测试类型等等中的一者或一者以上，以及其各种组合。在一个实施例中，TAI 125可实施为如以IEEE 1149. I标准标准化的联合测试行动组(JTAG)测试存取端口(TAP)，所述IEEE 1149. I标准以全文引用的方式并入本文中。IEEE 1149. ITAP支持用于测试的以下组信号测试数据输入(TDI)、测试数据输出(TDO)、测试模式选择(TMS)、测试时钟(TCK)及(任选地)测试复位信号(TRST)。SUT120的TDI及TDO引脚以边界扫描链128互连，TS 110可经由边界扫描链128在SUT 120上执行测试。IEEE 1149. ITAP还支持TAP控制器、指令寄存器、旁路寄存器及(任选地)一个或一个以上额外元件(例如，数据寄存器、解码�？榈鹊�)。TAI 125可包括任何其它合适的测试存取接口。所属领域的技术人员将理解，TS 110,TAI 125及SUT 120可以适于提供本文中所描绘及描述的各种实施例的特征的任何合适方式来实施。如图IA及IB中所描绘，测试环境101及102各自包括扫描链安全性组件(SCSC)130。如图IA中所描绘，在系统测试环境101中，SCSC 130 (经配置以产生开路以中断扫描链且经配置以闭合所述开路以不中断扫描链)可放置在扫描链128内。TDI输入耦合到扫描链128的输入处的一系列单元，所述一系列单元又耦合到SCSC 130，SCSC 130又耦合到扫描链128的输出处的一系列单元，所述一系列单元又耦合到TDO输出。SCSC130在此配置中的使用可通过参考图2到7而得到更好的理解。如图IB中所描绘，在系统测试环境102中，SCSC 130 (经配置以产生开路以中断扫描链且经配置以闭合所述开路以不中断扫描链)可放置在TAI 125内。SCSC 130在此配置中的使用可通过参考图2到3及8而得到更好的理解。如本文中描述，SCSC 130经配置以用于在扫描链128内产生及移除开路条件。因此，SCSC 130可以适于在扫描链128内产生及移除开路条件的任何方式实施。在一个实施例中，SCSC 130实施为开路死锁(O⑶)单元，所述开路死锁(O⑶)单元的实施例相对于图3进行描绘及描述。在一个实施例中，O⑶单元可类似于由IEEE P1687工作组提出的分段插入位 (SIB)，所述分段插入位(SIB)相对于图2进行描绘及描述。虽然相对于其中可提供扫描链安全性的示范性系统测试环境进行描绘及描述，但将理解，所述扫描链安全性能力可在具有扫描链的任何其它合适类型的环境中提供。图2描绘由IEEE P1687工作组提出的SIB单元的高级框图，所述SIB单元经配置以用于启用分层扫描链存取。SIB单元200经配置以支持扫描链的第一分层级(经由TDI输入及TDO输出)及扫描链的第二分层级(经由oTDI输入及iTDO输出)。SIB单元200包括选择仪器位(SIB)寄存器210 (具有与其相关联的SIB输入MUX220)、更新SIB (UpSIB)寄存器230 (具有与其相关联的UpSIB输入MUX 240)及输出MUX250。与SIB寄存器210相关联的SIB输入MUX 220控制到SIB寄存器210的输入。SIB输入MUX 220包括两个输入端口 221及222。SIB输入MUX 220接受以下输入(a)在输入端口 221处，TDI输入261 (例如，来自扫描链中的先前组件，出于清楚目的而省略)，及(2)在输入端口 222处，SIB寄存器210的输出。SIB输入MUX 220由ShDR控制信号264控制，ShDR控制信号264施加到SIB输入MUX 220的控制端口 223。当ShDR控制信号264为“ I ”时，SIB输入MUX 220将信号从TDI输入261经由输入端口 221传送到SIB寄存器210中。当ShDR控制信号264为“O”时，SIB输入MUX 220将信号从SIB寄存器210的输出经由输入端口 222传送到SIB寄存器210中。SIB寄存器210从SIB输入MUX 220的输出接受输入。SIB寄存器210由施加到SIB寄存器210的时钟端口 211的时钟信号(表示为TCK信号263)控制。SIB寄存器210的输出耦合到以下各者中的每一者到SIB输入MUX 220的输入(说明性地，输入222)、到UpSIB输入MUX 240的输入(说明性地，输入241)、到输出MUX 250的输入(说明性地，输入端口 252)及oTDI端口 266 (当扫描链的第二分层级被激活时，oTDI端口 266提供对第二分层级的组件的存�。杂糜诮藕糯サ剿龅诙植慵都霸谒龅诙植慵赌诖バ藕�)。与UpSIB寄存器230相关联的UpSIB输入MUX 240控制到UpSIB寄存器230的输入。UpSIB输入MUX 240包括两个输入端口 241及242。UpSIB输入MUX 240接受以下输入(a)在输入端口 241处，来自SIB寄存器210的输出，及(2)在输入端口 242处，来自UpSIB寄存器230的输出。UpSIB输入MUX 240由施加到UpSIB输入MUX 240的控制端口243的UpDR控制信号265控制。当UpDR控制信号265为“ I ”时，UpSIB输入MUX 240将信号从SIB寄存器210的输出传送到UpSIB寄存器230 (经由输入端口 241)。当UpDR控制信号265为“O”时，UpSIB输入MUX 240将信号从UpSIB寄存器230的输出传送到UpSIB寄存器230中(经由输入端口 242)。UpSIB寄存器230从UpSIB输入MUX 240的输出接受输入。UpSIB寄存器230由施加到UpSIB寄存器230的时钟端口 231的时钟信号(表示为TCK信号263)控制。UpSIB寄存器230的输出耦合到以下各者中的每一者到UpSIB输入MUX 240的输入(说明性地，输入242)、输出MUX 250的控制端口 253及Select_Instr信令路径268。输出MUX 250包括两个输入端口 251及252。输出MUX 250接受如下输入( I)在输入端口 251处，经由iTDO端口 267的来自较低分层级的输入(当扫描链的第二分层级被激活时，iTDO端口 267将存取从扫描链的第二分层级的组件提供到扫描链的第一分层级)，及⑵在输入端口 252处，来自SIB寄存器210的输出。输出MUX 250的输出耦合到SIB单元200的TDO输出262 (以传播到扫描链的第一分层级中的后续组件)。输出MUX 250的输出由施加到输出MUX 250的控制端口 253的控制信号确定。UpSIB寄存器230的输出耦合到输出MUX 250的控制端口 253。如图2中描绘，UpSIB寄存器230的值确定第二分层级是被选择(即，扫描链的部分)还是被取消选择(即，不是扫描链的部分)。当第二分层级被取消选择时(即，UpSIB寄存器230的值为“O” )，输出MUX 250将SIB寄存器210的输出传送到SIB单元200的TDO输出262，且来自iTDO端口 267的值被忽略。当第二分层级被选择时(即，UpSIB寄存器230的值为“I”)，输出MUX 250将信号从第二分层级(即，从iTDO端口 267)传送到SIB单元200的TDO输出262。如本文中描述，在一个实施例中，OCD单元可类似于如相对于图2描绘及描述的由IEEE P1687工作组提出的分段插入位(SIB)单元。O⑶单元的示范性实施例相对于图3进行描绘及描述。图3描绘经配置以用于控制扫描链安全性的O⑶单元的一个实施例。如从图2与图3的比较可见，图3的O⑶单元300至少在一些方面类似于图2的SIB 单元 200。如本文中描述，O⑶单元300与扫描链相关联且经配置以保护O⑶单元300与其相关联的扫描链的正常使用。(例如，经由将OCD单元300放置在扫描链内、经由将OCD单元300放置在测试存取接口(可经由其存取扫描链)内、或OCD单元300的任何其它合适放置。O⑶单元300经配置以响应于接收控制信号而在扫描链内产生开路条件，其中所述开路条件的产生防止扫描链的正常使用。用于在扫描链中产生开路条件的控制信号可为任何合适的控制信号。在一个实施例中，用于在扫描链中产生开路条件的控制信号为扫描寄存器值。在一个此实施例中，所述扫描寄存器值经由扫描链接收。O⑶单元300经配置以响应于接收控制信号而从扫描链移除开路条件，其中开路条件的移除再次启用扫描链的正常使用。
O⑶单元300包括O⑶寄存器310(具有与其相关联的O⑶输入MUX 320)、更新OCD (UpOCD)寄存器330 (具有与其相关联的UpOCD输入MUX 340)及输入MUX 350。与O⑶寄存器310相关联的O⑶输入MUX 320控制到O⑶寄存器310的输入。O⑶输入MUX 320包括两个输入端口 321及322。O⑶输入MUX 320接受以下输入(a)在输入端口 321处，输入MUX 350的输出，及(2)在输入端口 322处，O⑶寄存器310的输出。O⑶输入MUX 320由施加到O⑶输入MUX 320的控制端口 323的ShDR控制信号364控制。当ShDR控制信号364为“I”时，OCD输入MUX 320经由输入端口 321将信号从输入MUX 350的输出传送到O⑶寄存器310中。当ShDR控制信号364为“O”时，O⑶输入MUX 320经由输入端口 322将信号从O⑶寄存器310的输出传送到O⑶寄存器310中。O⑶寄存器310从O⑶输入MUX 320的输出接受输入。O⑶寄存器310由施加到O⑶寄存器310的时钟端口 311的时钟信号(表示为TCK信号363)控制。O⑶寄存器310的输出耦合到以下各者中的每一者到O⑶输入MUX 320的输入(说明性地，输入322)、到UpO⑶输入MUX 340的输入(说明性地，输入341)及TDO输出端口 362 (其提供对扫描链的 下游单元的存取)。与UpO⑶寄存器330相关联的UpO⑶输入MUX 340控制到UpO⑶寄存器330的输入。UpOCD输入MUX 340包括两个输入端口 341及342。UpOCD输入MUX 340接受以下输入(a)在输入端口 341处，来自O⑶寄存器310的输出，及⑵在输入端口 342处，来自UpO⑶寄存器330的输出。UpO⑶输入MUX 340由施加到UpO⑶输入MUX 340的控制端口343的UpDR控制信号365控制。当UpDR控制信号365为“I”时，UpOCD输入MUX 340将信号从O⑶寄存器310的输出传送到UpO⑶寄存器330中(经由输入端口 341)。当UpDR控制信号365为“O”时，UpO⑶输入MUX 340将信号从UpO⑶寄存器330的输出传送到UpO⑶寄存器330中(经由输入端口 342)。UpO⑶寄存器330从UpO⑶输入MUX 340的输出接受输入。UpO⑶寄存器330由施加到UpOCD寄存器330的时钟端口 331的时钟信号(表示为TCK信号363)及施加到OCD寄存器310的控制端口 332的安全复位(SecureRST)信号369控制。UpOCD寄存器330的输出耦合到到UpO⑶输入MUX 340的输入(说明性地，输入342)及输入MUX350的控制端Π 353。输入MUX 350包括两个输入端口 351及352。输入MUX 350接受以下输入(I)在输入端口 351处，开路(例如，输入端口 351不耦合到任何其它组件)，及(2)在输入端口 352处，来自TDI输入端口 361 (其提供来自扫描链的上游单元的存取)的输入。输入MUX350的输出耦合到O⑶输入MUX 320的输入端口 321 (以用于经由O⑶寄存器310将信号传播到O⑶单元300的TDO输出362。输入MUX 350的输出由施加到输入MUX350的控制端口 353的控制信号确定。UpO⑶寄存器330的输出耦合到输入MUX 350的控制端口 353以控制输入MUX 350。UpOCD寄存器330由SecureRST信号369控制，SecureRST信号369将UpOCD寄存器330复位到已知值(‘I，或‘O，)。UpO⑶寄存器330经配置以用于控制输入MUX 350在扫描链中产生开路条件(经由在输入MUX 350处选择输入端口 351)且从扫描链移除开路条件(经由在输入MUX 350处选择输入端口 352，其将O⑶单元300的TDI输入361连接到O⑶单元300的TDO输出362 (经由O⑶寄存器310)，这两者都连接到扫描)。
在这种意义下，UpO⑶寄存器330及输入MUX 350各自可被认为是经配置以用于从扫描链产生及移除开路条件的组件。UpCO寄存器330为经配置以响应于第一控制信号(例如，经由扫描链接收的扫描寄存器值)而在扫描链中产生开路条件的组件。UpOCD寄存器330经配置以通过指令输入MUX 351选择输入端口 351 (经由从UpO⑶寄存器330的输出提供到输入MUX 350的控制端口 353的控制信号)而产生开路条件。UpO⑶寄存器330为经配置以响应于第二控制信号(例如，在UpO⑶寄存器330处接收的SecureRST信号)而从扫描链移除开路条件的组件。UpO⑶寄存器330经配置以通过指令输入MUX 351选择输入端口 352 (经由从UpO⑶寄存器330的输出提供到输入MUX350的控制端口 353的控制信号)而移除开路条件。输入MUX 350为经配置以响应于第一控制信号而在扫描链中产生开路条件的组件，其中所述第一控制信号为在输入MUX 350的控制端口 353处从UpOCD寄存器330的输出接收的控制信号(例如，响应于扫描寄存器值由UpOCD寄存器330接收)。输入MUX350 经配置以响应于第一控制信号而通过选择输入端口 351在扫描链中产生开路条件。输入MUX 350为经配置以响应于第二控制信号而在扫描链中移除开路条件的组件，其中所述第二控制信号为在输入MUX 350的控制端口 353处从UpOCD寄存器330的输出接收的控制信号(例如，响应于SecureRST信号由UpO⑶寄存器330接收)。输入MUX350经配置以响应于第二控制信号而通过选择输入端口 352在扫描链中移除开路条件。如本文中描述，SecureRST信号369适于用于经由UpO⑶寄存器330来控制输入MUX 350，从而启用通过输入MUX 350进行的从经由输入端口 351选择开路输入(使得扫描链经受开路条件，其中扫描链的正常使用被阻止)到经由输入端口 352选择来自TDI输入端口 361的输入(使得开路条件被从扫描链移除且扫描链的正常使用是可能的)的受控切换。因此，SecureRST信号369经配置以控制O⑶单元300的操作，以用于启用以受控方式从相关联的扫描链移除开路条件。如从图2与图3的比较可见，图3的O⑶单元300类似于图2的SIB单元200，其中至少以下差异被实施(l)oTDI-iTDO的推导有意地保持断开(如输入MUX 350的输入端口 351处的开路所指示)；及(2) UpOCD寄存器330 (其控制输入MUX 350)放置在MUX 350之后。由于这些差异，(a) 一旦O⑶单元300被启用，扫描链就进入死锁状态，借此在扫描链中产生开路，其防止扫描链的正常使用，且其不能通过传统扫描存取移除，及(b)仅有的移除死锁状态且因此闭合电路且恢复扫描链的正常操作能力的方式为通过断言SecureRST信号369。以此方式,可使扫描链的正常使用的安全性级别取决于产生SecureRST信号的过程的安全性级别。SecureRST信号369可以任何合适方式产生(例如，通过任何合适组件、响应于任何合适条件等等)。在用于产生SecureRST信号369的至少一些此类实施例中，可使用以下原则中的一者或一者以上
(I) SecureRST信号369不连结于与JTAG扫描存取相关联的传统复位能力，否则正常复位操作将再次启用全扫描链存取(即，破坏死锁状态，且因此闭合电路且恢复扫描链的正常操作能力)；(2) UpO⑶单元300可为永久存储装置(例如，由电池供电或可在复位之后即刻设为“断开”；及(3) SecureRST信号369可在其中安置有O⑶单元300的相同芯片内产生(使得不可能经由探针存取)，或SecureRST信号369可以用于隐藏SecureRST信号369或使SecureRST信号369难以存取的方式在板上路由(例如，在内层中或使用隐藏SecureRST信号369或使SecureRST信号369难以存取的任何其它合适方式)。为使OCD单元300在保护扫描链的正常使用中是有效的，其状态是持续的，即，其在电力循环中保持不变。否则，简单的电力循环将足以破坏OCD单元300的安全性且重新·建立扫描链的正常使用。可以任何合适方式使O⑶单元300的状态持续，例如(I)通过使用用于UpO⑶寄存器330的永久存储装置(例如，FLASH单元或任何其它合适的永久存储装置)；(2)通过确保电力循环之后的默认值使开路条件有效(即，在输入MUX 350处选择输入351)，这可以任何合适方式进行，例如，通过(a)使用用于UpOCD寄存器330的复位信号(未在图3中描绘)，(b)在FPGA应用中，定义UpOCD在编程位流中的默认值，等等。可以任何其它合适方式使O⑶单元300的状态持续。类似地，对于SecureRST信号369及其相关联的产生组件/逻辑，信号在任何时间都不允许浮动，且必要的是，其在开启时是非有效的。这可使用任何合适技术来实现，例如通过在电路产生时间处实施这些性质且以例如形式验证等技术或使用任何其它合适技术来检验这些性质。SecureRST信号369可以任何合适方式产生，如相对于图4到6描绘及描述，其描绘用于产生SecureRST信号369的各种实施例。在一个实施例中，SecureRST信号369响应于由密钥检验器功能进行的对安全密钥的验证而产生。图4A描绘通过由密钥检验器功能进行的对安全密钥的验证来产生SecureRST信号的一个实施例，所述安全密钥被移位到正被保护的扫描链的输入部分中。虽然主要相对于产生供图3的O⑶单元300使用的SecureRST信号进行描绘及描述，但将理解，图4A的实施例可用于产生供任何合适的扫描链安全性组件使用的安全性控制信号。如图4A中描绘，具有扫描链410的系统401具有安置在扫描链410内的O⑶单元430。系统401包括密钥检验器功能420A，密钥检验器功能420A经配置以响应于验证安全密钥而产生控制信号，其中所述控制信号适于用于控制OCD单元430。扫描链410包括扫描链410的输入部分410工，输入部分410工耦合到到系统401的TDI输入(例如，来自TAP或其它测试存取接口 )且耦合到O⑶单元430。扫描链410的输入部分410工包括多个单元412工(说明性地，16个单元)。扫描链410的输入部分410工能够被写入，但不能被读�。鳲⑶单元430经配置以在扫描链410中引起开路条件。扫描链410包括扫描链410的输出部分410。，输出部分410。耦合到O⑶单元430且耦合到来自系统401的TDO输出(例如，到TAP或其它测试存取接口)。扫描链410的输出部分410。包括多个单元412。(说明性地，16个单元)。扫描链410的输出部分410。能够被读�。荒鼙恍慈耄鳲⑶单元430经配置以在扫描链410中引起开路条件。O⑶单元430可以任何合适方式实施。在一个实施例中，O⑶单元430实施为图3的OCD单元300，或可使用任何其它合适第OCD单元或其它合适的扫描链安全性组件来实施。O⑶单元430的TD I输入(出于清楚目的而省略，但类似于图3的O⑶单元300的TDI输入361)耦合到扫描链410的输入部分MO1的距离到系统401的TDI输入最远的单元。O⑶单元430的TDO输出(出于清楚目的而省略，但类似于图3的O⑶单元300的TDO输入362)耦合到扫描链410的输出部分410。的距离来自系统401的TDO输出最远的单元。密钥检验器功能420a经配置以响应于验证被移位到扫描链410的输入部分MO1中的安全密钥而产生控制信号(说明性地，SecureRST信号425)。当O⑶单元430经配置以在扫描链410中引起开路条件时，安全密钥被移位到扫描链410的输入部分41(^中，以达到触发O⑶单元430移除开路条件且允许扫描链410的正常使用的目的。安全密钥可为任何合适长度，其可取决于扫描链410的输入部分MO1的大小。在一个实施例中，安全密钥的长度小于或等于扫描链410的输入部分MO1的长度。安全密钥可被扫描到扫描链410的输入部分410工中的任何合适位置中，借此提供更强的安全性，因为恶意攻击者不仅需要知道安全密钥的值，所述恶意攻击者还将需要准确地知道将安全密钥放置在何处以解锁扫描链410 (即，以移除开路条件)。在图4A的实例中，安全密钥为占据扫描链410的输入部分41(^的位位置5到14的10位值(其中输入部分410工的位位置O邻近于系统401的TDI且输入部分4101的位位置15邻近于O⑶单元430的TDI)。将理解，安全密钥可使用任何其它合适数目的位，其可从扫描链410的输入部分MO1内的任何其它合适位置读取。图4B描绘通过由密钥检验器功能进行的对安全密钥的验证来产生SecureRST信号的一个实施例，所述安全密钥被移位到密钥检验器功能的缓冲器中。虽然主要相对于产生供图3的O⑶单元300使用的SecureRST信号进行描绘及描述，但将理解，图4B的实施例可用于产生供任何合适的扫描链安全性组件使用的安全性控制信号。如图4B中描绘，除了用于由密钥检验器功能420进行的验证的安全密钥的源之夕卜，系统402与图4A的系统401几乎相同。即，在系统402中，密钥检验器功能420B经配置以从与密钥检验器功能420b相关联的安全密钥缓冲器422读取安全密钥(而不是从扫描链410的输入部分410工，如由图4A的系统401的密钥检验器功能420A进行)。安全密钥缓冲器422独立于扫描链410，且因此，安全密钥的长度不取决于扫描链410的输入部分MO1的长度。因此，安全密钥可为任何合适长度，且此外可视需要来进一步保护(例如，隐臧、加扰等等)。安全密钥缓冲器422可以任何合适方式实施。在一个实施例中，安全密钥缓冲器422可在密钥检验器功能420b外部。在一个实施例中，安全密钥缓冲器422可在密钥检验器功能420b内部。安全密钥缓冲器422可从任何合适源接收安全密钥。安全密钥的源可安置在系统402上或可远离系统402。在一个实施例中，安全密钥缓冲器422可从扫描链410的输入部分410工接收安全密钥。在此实施例中，安全密钥缓冲器422可在扫描链410的输入部分410χ中的任何合适位置处耦合到扫描链410的输入部分410卩举例来说，在一个此实施例中，如图4Α中描绘，安全密钥缓冲器422可在扫描链410的输入部分410工耦合到OCD单元430的TDI输入端口处耦合到扫描链410的输入部分MO1。将理解，安全密钥缓冲器422可在任何其它合适位置处耦合到扫描链410的输入部分410卩在一个实施例中，安全密钥缓冲器422可从另一扫描链(未描绘)接收安全密钥。将理解，安全密钥缓冲器422可从任何其它合适源接收安全密钥。当O⑶单元430经配置以在扫描链410中引起开路条件时，安全密钥被提供到安全密钥缓冲器422，以达到触发O⑶单元430移除开路条件且允许扫描链410的正常使用的目的。密钥检验器功能420β可从安全密钥缓冲器422串行地或并行地读取安全密钥。密钥检验器功能42(^经配置以响应于验证安全密钥缓冲器422内可用的安全密钥而产生控制信号(说明性地，SecureRST信号425)。 系统401及402的密钥检验器功能420A及420B可分别具有各种共同的功能及/或能力，且因此，可一起称为S钥检验器功能420。在一个实施例中，不管OCD单元430是否有效，安全密钥检验操作可由密钥检验器功能420执行。在一个实施例中，仅当OCD单元430被确定为是有效时，安全密钥检验操作由密钥检验器功能420执行。在其它实施例中，每当安全密钥被插入到扫描链的输入部分中时，OCD单元430将被复位。这将不引起安全性问题，但可导致无用的切换活动。密钥检验器功能420可以任何合适方式实施。举例来说，在一个实施例中，密钥检验器功能420可实施为对硬接线值的比较器。举例来说，在一个实施例中，FPGA可决定其在位流产生时间处实施的电路的“硬接线”值，使得设计者可选择他或她自己的值，且此外可在每一更新之后改变所述值。举例来说，在一个实施例中，由密钥检验器功能420验证的安全密钥可从一次性可编程元件(例如，熔丝/反熔丝盒)获得。举例来说，在一个实施例中，由密钥检验器功能420验证的安全密钥可从一个或一个以上安全存储元件获得(例如，触发器、具有备份电池的电可擦除可编程只读存储器(EEPROM)等等，以及其各种组合)。举例来说，在一个实施例中，密钥检验器功能420可实施为加密IP或其它合适电路。密钥检验器功能420可以任何其它合适方式实施。因此，将理解，扫描链安全性能力的基于安全密钥的实施例可视需要缩放，从而实现复杂性、安全性及灵活性方面的各种权衡。虽然主要相对于用于使用安全密钥的验证来触发控制信号的产生以用于再次启用扫描链的正常使用的特定实施例来描绘及描述，但将理解，使用安全密钥的验证以触发控制信号的产生以用于再次启用扫描链的正常使用可以任何其它合适方式实施。将进一步理解，可执行此类控制信号的产生以用于控制OCD单元或任何其它合适的扫描链安全性组件。在一个实施例中，使用基于询问的认证方法来产生SecureRST信号369。
图5描绘经由使用基于询问的认证方法产生SecureRST信号的一个实施例。虽然主要相对于产生供图3的O⑶单元使用的SecureRST信号进行描绘及描述，但将理解，图5的实施例可用于产生供任何合适的扫描链安全性组件使用的安全性控制信号。如图5中描绘，系统500包括控制器501及系统502。控制器501经配置以用于控制系统502。控制器501为适于经由测试存取接口(例如，图I的测试系统110)存取系统502的任何控制器。系统控制器502包括扫描链510，扫描链510具有安置在扫描链510中的O⑶单元530。系统502包括密码核520，密码核520经配置以响应于在基于询问的认证方法中满足询问而产生控制信号。扫描链510包括扫描链510的输入部分SlO1，其耦合到到系统502的TDI输入(例如，从TAP或其它测试存取接口)且耦合到O⑶单元530。扫描链510的输入部分510工包括多个单元SU1 (说明性地，16个单元)。扫描链510的输入部分SlO1能够被写入，但不能够被读�。鳲CD单元530经配置以在扫描链510中引起开路条件。扫描链510包括扫描链510的输出部分510。，输出部分510。耦合到O⑶单元530且耦合到来自系统502的TDO输出(例如，到TAP或其它测试存取接口)。扫描链510的输出部分51(^包括多个单元512J说明性地，16个单元)。扫描链510的输出部分51(^能够被读�。荒芄槐恍慈耄鳲⑶单元530经配置以在扫描链510中引起开路条件。O⑶单元530可以任何合适方式实施。在一个实施例中，O⑶单元530实施为图3的OCD单元300，或可使用任何其它合适的OCD单元或其它任何合适的扫描链安全性组件来实施。O⑶单元530的TDI输入(出于清楚目的而省略，但类似于图3的O⑶单元300的TDI输入361)耦合到扫描链510的输入部分510工的距离到系统502的TDI输入最远的单元。O⑶单元530的TDO输出(出于清楚目的而省略，但类似于图3的O⑶单元300的TDO输入362)耦合到扫描链510的输出部分510。的距离来自系统502的TDO输出最远的单元。O⑶单元530经配置以经由控制信号(说明性地，0CD_active信号535)激活密码核520。密码核520经配置以用于响应于在基于询问的认证方法中满足询问而产生控制信号(说明性地，SecureRST信号525)。在一个实施例中，所述基于询问的认证方法如下进行。密码核520由O⑶单元530 经由从O⑶单元530提供到密码核520的0CD_active信号535来启用。响应于被启用，密码核520通过在扫描链510的输出部分510。中写入询问值来发出询问。密码核520使用密码算法来产生所述询问值。控制器501经由扫描操作从扫描链510的输出部分51(^读取所述询问值。控制器501使用所述询问值来计算相关联的回答值。控制器501使用密码算法来计算回答值。控制器501经由扫描操作将所述回答值写入到扫描链510的输入部分SlO1中。因此，控制器501经配置以作为回答组件而操作，所述回答组件经配置以用于计算基于询问的认证方法的答案。密码核520从扫描链510的输入部分SlO1读取回答值且尝试验证所述回答值。如果密码核520验证所述询问值(即，所述询问符合或满足)，那么密码核520产生SecureRST 525信号(即，扫描链510中的开路条件被移除，借此解锁扫描链510以用于启用扫描链510的正常操作)。如果密码核520未验证所述询问值(即，询问不符合)，那么密码核520不产生SecureRST 525信号(即，维持扫描链510中的开路条件，使得扫描链510保持锁定且扫描链510的正常使用被阻止)。当O⑶单元530经配置以在扫描链510中引起开路条件时，系统502经配置以起始基于询问的认证方法，以达到触发O⑶单元530移除开路条件且允许扫描链510的正常使用的目的。询问值及回答值可具有任何合适点长度，其可分别取决于扫描链510的输入部分510!及输出部分51(^的大小。在一个实施例中，询问值及回答值的长度分别小于或等于扫描链510的输入部分SlO1及输出部分51(^的长度。询问值及回答值可被扫描到扫描链510的输入部分SlO1及输出部分51(^内的任何合适位置中，借此提供更强的安全性，因为恶意攻击者不仅需要知道询问值及回答值，恶意攻击者还将需要准确地知道从何处读取所述询问值及将所述回答值放置在何处，以便移除开路条件，且从而，再次启用扫描链的正常使用。在图5的实例中，询问值及回答值各自分别为占据扫描链510的输入部分510工及 输出部分510。的位位置3到12的10位值(其中输入部分510工的位位置O邻近于系统502的TDI且输出部分510。的位位置O邻近于O⑶单元530的TD0)。将理解，询问值及回答值可使用任何其它合适数目的位，其可从扫描链510的输入部分SlO1及输出部分51(^中的任何其它合适位置读取。虽然主要相对于其中控制器501 (其经配置以经由测试存取接口存取系统502)作为经配置以计算基于询问的认证方法的答案的回答组件而操作的实施例进行描绘及描述，但将理解，任何其它远程组件可计算基于询问的认证方法的答案。虽然主要相对于其中询问值及回答值是从扫描链510获得的实施例进行描绘及描述，但将理解，询问及/或回答值可从具有此类值的任何其它合适源获得。举例来说，在一个实施例中，基于缓冲器的方案(例如，类似于用于获得图4B中的安全密钥的基于缓冲器的方案)可用于获得询问及/或回答值。举例来说，单个缓冲器可用于存储询问值及回答值。举例来说，询问缓冲器可用于存储询问值及/或回答缓冲器可用于存储回答值。将理解，此类缓冲器方案的实施方案可类似于图4B的缓冲器方案的实施方案(即，类似于使用图4B的缓冲器方案的对图4A的修改)。举例来说，在一个实施例中，询问及/或回答值可从完全独立于系统500的源获得(例如，从不同的扫描链)。将理解，询问及/或回答值可从任何其它合适源获得。虽然主要相对于用于使用基于询问的认证方法以触发控制信号的产生以用于再次启用扫描链的正常使用的特定实施例进行描绘及描述，但将理解，使用基于询问的认证方法以触发控制信号的产生以用于再次启用扫描链的正常使用可以任何其它合适方式实施。将进一步理解，可执行此类控制信号的产生以用于控制OCD单元或任何其它合适的扫描链安全性组件。虽然本文主要相对于其中OCD单元实施为单个装置(其中扫描链的中断点紧接在扫描链上的OCD单元(例如，图3的OCD单元300)之前)的实施例进行描绘及描述，但在一个实施例中，OCD单元可经修改使得扫描链的中断点位于与OCD寄存器不同的位置中。在一个此实施例中，O⑶单元的第一部分安置在扫描链的第一位置中，且O⑶单元的第二部分安置在扫描链中的第二部分中，其中所述第一及第二位置可为扫描链内的任何位置。示范性实施例相对于图6进行描绘及描述。图6描绘经配置以用于控制扫描链安全性的远程O⑶单元的一个实施例。如图6中描绘，远程O⑶单元600的操作与图3的O⑶单元300的操作相同(且，因此，远程O⑶单元600的组件的编号与图3的O⑶单元300的组件的编号相同)，然而，远程OCD单元600使用放置在扫描链内的两个不同位置中的两个物理装置来实施(而不是使用实施在扫描链的单个位置内的单个物理装置，正如图3的O⑶单元300的情况)。如图6中描绘，O⑶单元300的输入MUX 350安置在第一扫描链位置610中且O⑶单元300的剩余组件(例如，O⑶寄存器310、O⑶输入MUX 320、UpO⑶寄存器330、UpO⑶输入MUX 340及相关组件)安置在第二扫描链位置620中，借此形成远程O⑶单元600。第一扫描链位置610及第二扫描链位置620可位于扫描链上的任何位置处。因此，因为扫描链中断点位于第一扫描链位置610处的输入MUX 350的输出处,且··输入MUX 350经由在第二扫描链位置处620处由UpO⑶寄存器350在SecureRST信号369的控制下产生的控制信号来控制，所以扫描链中断点在物理上远离扫描链中断控制逻辑的位置。以此方式，设计者能够隐藏扫描链中断控制逻辑的位置，借此为控制对扫描链的正常使用的存取提供额外的安全性。虽然本文主要相对于其中单个O⑶单元(例如，图3的O⑶单元300或图6的远程OCD单元600)用于提供扫描链安全性的实施例进行描绘及描述，但在其它实施例中，多个OCD单元可组合地用于提供扫描链安全性，使得扫描链安全性的级别进一步提高。在此类实施例中，多个O⑶单元可使用一个或一个以上单元组合架构类型(例如，使用一个或一个以上OCD单元的级联、OCD单元的互锁及用于使用OCD单元的组合来提供扫描链存取的类似技术)来实施。举例来说，在一个实施例中，多个或甚至许多个基于安全密钥的SecureRST产生实施方案(例如，相对于图4A及/或4B进行描绘及描述)可一个接一个地级联在扫描链内以保护对扫描链的正常使用的存取。举例来说，在一个实施例中，用于SecureRST产生的基于安全密钥的实施方案的各种组合(例如，相对于图4A及/或4B进行描绘及描述)及用于SecureRST产生实施方案的基于询问的认证方法(例如，相对于图5进行描绘及描述)可用于保护对扫描链的正常使用的存取。举例来说，在一个实施例中，多次级联OCD单元可用于提供安全扫描链存取。举例来说，在一个此实施例中，OCD单元中的每一者必须在某一时间中解锁以解锁扫描链存�。裨蛏枇瓷系乃ū辉俅味涎�。这可以任何合适方式实施。将理解，此类O⑶单元类型、SecureRST产生实施方案/方法及/或O⑶单元组合架构的各种其它布置可用于保护对扫描链的正常使用的存取(例如，使用图3的一个或一个以上O⑶单元300及/或图6的一个或一个以上远程O⑶单元600、使用用于图4A及/或图4B的SecureRST产生的基于安全密钥的实施方案中的一者或一者以上、使用用于图5的SecureRST产生的一个或一个以上基于询问的认证方法等等，以及其各种组合)。在此类实施例中，将理解，远程O⑶单元(例如，图6的远程O⑶单元600)可不仅仅配置有在相同扫描链的相同分层级内的不同位置处的中断点与控制逻辑的分离，而且可经配置以提供在不同扫描链内的相同扫描的不同分层级处的中断点与控制逻辑的分离等等，以及其各种组合。在此类实施例中，将理解，因为每一 OCD单元是简单、低成本单元(例如，仅由一个扫描寄存器(两个位)及三个多路复用器组成)，所以在同一系统内使用多个OCD单元为提供增强的扫描链安全性的经济的方式。虽然本文主要相对于其中在其中安置有扫描链安全性组件的系统内产生SecureRST信号的实施例进行描绘及描述,但可在任何合适位置处产生ScureRST信号,包括其中安置有扫描链安全性组件的系统外的位置。举例来说，在一个实施例中，芯片上的处理器可经配置以执行认证算法以用于确定何时产生SecureRST信号。在此实施例中，因为SecureRST信号的产生是由处理器控制，所以扫描链安全性是由所述处理器控制，且因此许多可能性对于控制扫描链安全性来说是可用的。举例来说，在一个此实施例中，处理器可被远程地存取以用于(I)指令处理器通过 再次启用系统的扫描链的正常使用而将系统置于“测试模式”中(例如，通过使用本文中描绘及描述的一个或一个以上扫描链安全性实施例来移除在扫描链中产生的开路条件)及
(2)在完成测试之后，指令所述处理器保护扫描链以防止扫描链的正常使用(例如，通过在扫描链中再次断言开路条件，例如经由使用本文中描绘及描述的一个或一个以上OCD单元或其它实施例)，使得所述系统在测试完成之后被再次置于安全状态中。在此类实施例中，对处理器的远程存取可以任何合适方式实施，例如，经由直接物理连接、通过联网连接(例如，互联网连接或其它合适的网络连接)等等。将理解，此类型的扫描链安全性控制对于例如现场及/或远程测试、维护、更新等等以及其各种组合的应用来说是有利的。如本文中描述，且如所属领域的技术人员将理解，在大多数JTAG系统中，TAP为对所述系统的唯一存取点。1149. ITAP的配置在此项技术中是已知的。1149. ITAP启用对系统的扫描链的存取。1149. ITAP由标准化的有限状态机(FSM)且由界定其行为的指令寄存器(IR)组成。1149. ITAP还经由包括旁路寄存器而支持旁路功能当特定指令(即，BYPASS)被发送到IR中时，1149. ITAP被设为透明的且仅一个位(即，旁路寄存器的位)存在于扫描链中。这为JATG的基本特征，其在多个JTAG系统连在一起时是有用的。在一个实施例中，通过将O⑶单元安置在系统的1149. ITAP内而提供扫描链安全性。用于经由控制系统的1149. ITAP来提供扫描链安全性的示范性实施例相对于图7进行描绘及描述。图7描绘JTAG系统的TAP的一个实施例，其中所述TAP经配置以用于为JTAG系统的扫描链提供安全性。如图7中所描绘，TAP 700为1149. ITAP的修改版本。TAP 700通过经由在1149. ITAP的指令寄存器(IR)的开始处插入O⑶单元710而修改1149. ITAP (如1149. I标准中所定义)来形成。OCD单元710可为任何合适的OCD单元，例如相对于图3描绘及描述的O⑶单元300。通过在IR的开始处安置O⑶单元710，有可能定义TAP的旁路-死锁(BYPASS-DEADLOCK)状态。在此情形下，一旦指令被设定，TAP 700就被置于旁路模式中，且O⑶单元710锁定IR状态，从而使改变IR状态变得不可能。因此，JTAG系统变得完全不可存�。钡讲糜诮馑鳬R状态的SecureRST信号为止。在此实施例中，SecureRST信号(经配置以用于解锁IR状态且，因此，提供对JTAG系统的存取)可以任何合适方式产生。在一个实施例中，SecureRST信号使用本文中描绘及描述的SecureRST信号产生的任何方式产生。在一个实施例中，SecureRST信号是由芯片处理器中的一者产生。在一个实施例中，SecureRST信号是从另一 JTAG系统的扫描链接收。在此类实施例中，通过在TAP中引入开路条件，可以可控地锁定及解锁相关联系统的整个扫描链。虽然上文主要相对于用于解锁对扫描链的存取的特定实施例进行描绘及描述，但在一个实施例中，可利用一个或一个以上特殊TAP序列来解锁对扫描链的存取。在此类实施例中，TAP FSM中的特殊转变(其在严格的JTAG术语中不具有直接意义或作用)可用于解锁对扫描链的存取。将理解，此类特殊转变可用于其它目的(例如，用于在IEEE1149. I标准上叠加其它协议)，且位于ScanBridge及IEEE 1149. 7方式的核心处。通过使用特殊的TAP转变序列，此类方式能够在若干配置中弓I入新系统状态及扫描数据，在所述配置中， 在一般的JTAG中通常是不可能的。因此，ScanBridge, IEEE 1149. 7及其它类似方式可用于解锁对扫描链的存取。此用于解锁对扫描链的存取的技术可结合本文中描绘及描述的其它基于OCD的实施例中的任一者而使用。图8描绘用于在扫描链中产生开路条件的方法的一个实施例。在一个实施例中，图8的方法800由与扫描链相关联的扫描链安全性组件(例如本文中描绘及描述的OCD单元)执行。在步骤802处，方法800开始。在步骤804处，接收扫描寄存器值。所述扫描寄存器值由扫描链安全性组件接收。所述扫描寄存器值经由扫描链接收。在步骤806处，响应于所述扫描寄存器值在扫描链中产生开路条件。在步骤808处，方法800结束。如本文中描述，所述开路条件防止扫描链的正常使用，直到接收到用于触发从扫描链移除开路条件的控制信号为止。图9描绘用于产生用于从扫描链移除开路条件的控制信号的方法的一个实施例。在一个实施例中，图9的方法900由安全性验证组件(例如，密钥检验器功能、基于询问的认证组件等等)执行。在步骤902处，方法900开始。在步骤904处，执行安全性验证。所述安全性验证可以任何合适方式执行，例如验证安全密钥、使用基于询问的认证过程等等。在步骤906处，做出关于安全性验证是否成功的确定。如果所述安全性验证是不成功的，那么方法900继续进行到步骤912，其中方法900在不产生经配置以用于从扫描链移除开路条件的控制信号的情况下结束(即，扫描链的正常使用被阻止)。如果所述安全性验证是成功的，则方法900继续进行到步骤908。在步骤908处，产生控制信号。所述控制信号经产生以用于从扫描链移除开路条件(即，用于再次启用扫描链的正常使用)。在步骤910处，所述控制信号朝向经配置以用于响应于所述控制信号而从扫描链移除开路条件的组件传播。方法900从步骤910继续进行到步骤912。在步骤912处，方法900结束。图10描绘用于使用控制信号从扫描链移除开路条件的方法的一个实施例。在一个实施例中，图10的方法1000由与扫描链相关联的扫描链安全性组件(例如本文中描绘及描述的O⑶单元)执行。在步骤1002处，方法1000开始。在步骤1004处，接收控制信号。所述控制信号由扫描链安全性组件接收。所述控制信号可从任何合适源接收。在步骤1006处，响应于控制信号而从扫描链移除扫描链中的开路条件。在步骤1008处，方法1000结束。如本文中描述，响应于控制信号而移除开路条件再次启用扫描链的正常使用。虽然本文中主要相对于使用具有特定配置的O⑶单元(说明性地，相对于图3及6描绘及描述的OCD单元的实施例)进行描绘及描述，但将理解，任何其它合适的OCD单元(具有任何其它合适配置)可用于提供扫描链安全性。虽然本文中主要相对于使用一个或一个以上O⑶单元进行描绘及描述，但将理解，任何其它合适的扫描链安全性组件可用于(结合使用OCD单元及/或代替使用OCD单元)提供扫描链安全性。图11描绘适于用于执行本文中描述的功能的计算机的高级框图。如图11中描绘，计算机1100包括处理器元件1102 (例如，中央处理单元(CPU)及/ 或任何其它合适第处理器)、存储器1104(例如，随机存取存储器(RAM)、只读存储器(ROM)等等)、合作�？�/进程1105及各种输入/输出装置1106 (例如，用户输入装置(例如，键盘、小键盘、鼠标等等)、用户输出装置(例如，显示器、扬声器等等)、输入端口、输出端口、接收器、发射器及存储装置(例如，磁带驱动器、软盘驱动器、硬盘驱动器、压缩磁盘驱动器
坐坐UJJo将理解，本文中描绘及描述的功能可以软件及/或硬件实施，例如使用通用计算机、一个或一个以上专用集成电路(ASIC)及/或任何其它硬件等效物。在一个实施例中，合作进程1105可载入到存储器1104中且由处理器1102执行以实施如本文中论述的功能。因此，合作进程1105(包括相关联的数据结构)可存储在计算机可读存储媒体上，例如RAM存储器、磁性或光学驱动器或盘等等。将理解，图11中描绘的计算机1100提供适于实施本文中描述的功能元件及/或本文中描述的功能元件的一部分的通用架构及功能性。举例来说，计算机1100提供适于实施测试系统110、受测系统120、远程系统(经配置以执行验证及/或认证功能以用于产生如本文中论述的控制信号)等等中的一者或一者以上的通用架构及功能性。预期本文中论述为软件方法的步骤中的一些可在硬件中实施，举例来说，如与处理器合作以执行各种方法步骤的电路。本文中描述的功能/元件的若干部分可实施为计算机程序产品，其中计算机指令(当由计算机处理时)调适计算机的操作，使得本文中描述的方法及/或技术被调用或以其它方式提供。用于调用发明性方法的指令可存储在固定或可移除媒体中、经由广播或其它信号承载媒体中的数据流发射及/或存储在根据指令操作的计算装置内的存储器中。各种实施例的方面指定在权利要求书中。各种实施例的那些及其它方面指定在以下编号的条款中I. 一种设备，其包含组件，其经配置以与扫描链相关联，其中所述组件经配置以响应于控制信号而从所述扫描链移除开路条件。2.根据条款I所述的设备，其中所述组件经配置以响应于第二控制信号而在所述扫描链中产生开路条件。3.根据条款2所述的设备，其中所述第二控制信号包含来自扫描寄存器的值。
4.根据条款3所述的设备，其中所述扫描寄存器值经由所述扫描链而接收。5.根据条款I所述的设备，其中所述控制信号为用于从所述扫描链移除所述开路条件的唯一手段。6.根据条款I所述的设备，其中所述组件安置在所述扫描链内。7.根据条款I所述的设备，其中所述扫描链为第一扫描链，其中所述组件安置在所述第一扫描链内，其中所述组件从第二扫描链接收所述控制信号。8.根据条款I所述的设备，其中所述组件响应于安全密钥的验证而接收所述控制 信号。9.根据条款8所述的设备，其中所述安全密钥由密钥检验器功能验证。10.根据条款9所述的设备，其中所述密钥检验器功能从所述扫描链的一部分读取所述安全密钥。11.根据条款10所述的设备，其中所述组件安置在所述扫描链内，其中所述扫描链所述部分包含所述扫描链的输入部分，所述输入部分在来自与所述扫描链相关联的TAP的TDI输入之后且在所述组件之前。12.根据条款9所述的设备，其中所述密钥检验器功能从与所述密钥检验器功能相关联的缓冲器读取安全密钥。13.根据条款12所述的设备，其中所述缓冲器从所述扫描链的输入部分或从另一扫描链接收所述安全密钥。14.根据条款I所述的设备，其中所述组件响应于基于询问的认证的满足而接收所述控制信号。15.根据条款14所述的设备，其中所述组件经配置以用于向认证组件传播所述组件是有效的指示。16.根据条款15所述的设备，其中所述认证组件经配置以接收所述组件是有效的所述指示；产生询问值；向回答组件传播所述询问值，所述回答组件经配置以使用所述询问值产生回答值；从所述回答组件接收所述回答值；及响应于所述回答值对于所述询问值是有效的确定而产生所述控制信号。17.根据条款I所述的设备，其中所述组件安置在测试存取端口(TAP)中，所述测试存取端口经配置以控制对所述扫描链的存取。18.根据条款17所述的设备，其中所述组件安置在所述TAP的指令寄存器(IR)之
N / .刖。19. 一种方法，其包含在与扫描链相关联的组件处接收控制信号；及响应于所述控制信号而从所述扫描链移除开路条件。20. 一种设备，其包含扫描链；组件，其经配置以响应于控制信号而从所述扫描链移除开路条件；及
信号产生器，其经配置以产生所述控制信号且向所述组件提供所述控制信号。虽然已在本文中展示及详细描述了并入本发明的教示的各种实施例，但所属领域
的技术人员可容易地设想出仍并入这些教示的许多其它变化的实施例。
权利要求
1.一种设备，其包含 组件，其经配置以用于与扫描链相关联，其中所述组件经配置以用于响应于控制信号而从所述扫描链移除开路条件。
2.根据权利要求I所述的设备，其中所述组件经配置以用于响应于第二控制信号而在所述扫描链中产生开路条件。
3.根据权利要求2所述的设备，其中所述第二控制信号包含来自扫描寄存器的值。
4.根据权利要求I所述的设备，其中所述控制信号为从所述扫描链移除所述开路条件的唯一手段。
5.根据权利要求I所述的设备，其中所述扫描链为第一扫描链，其中所述组件安置在所述第一扫描链内，其中所述组件从第二扫描链接收所述控制信号。
6.根据权利要求I所述的设备，其中所述组件响应于安全密钥的验证而接收所述控制信号，其中所述安全密钥由密钥检验器功能验证，其中所述密钥检验器功能从以下各者中的一者读取所述安全密钥 所述扫描链的一部分 '及 与所述密钥检验器功能相关联的缓冲器。
7.根据权利要求I所述的设备，其中所述组件响应于基于询问的认证的满足而接收所述控制信号，其中 所述组件经配置以用于向认证组件传播所述组件是有效的指示；且 所述认证组件经配置以用于 接收所述组件是有效的所述指示； 产生询问值； 向回答组件传播所述询问值，所述回答组件经配置以用于使用所述询问值产生回答值； 从所述回答组件接收所述回答值；及 响应于所述回答值对于所述询问值是有效的确定而产生所述控制信号。
8.根据权利要求I所述的设备，其中所述组件安置在测试存取端口TAP内，所述测试存取端口经配置以用于控制对所述扫描链的存取，其中所述组件安置在所述TAP的指令寄存器IR之前。
9.一种方法，其包含 在与扫描链相关联的组件处接收控制信号；及 响应于所述控制信号而从所述扫描链移除开路条件。
10.一种设备，其包含 扫描链； 组件，其经配置以用于响应于控制信号而从所述扫描链移除开路条件；及 信号产生器，其经配置以用于产生所述控制信号且向所述组件提供所述控制信号。
全文摘要
本文中提供一种扫描链安全性能力。所述扫描链安全性能力(例如)出于若干目的而启用对系统的扫描链的正常使用的安全控制，所述目的例如为所述系统的部署或出售之前的测试、所述系统的部署或出售之后的现场测试、所述系统的现场修改等等。所述扫描链安全性能力通过启用对扫描链的中断及所中断的扫描链的重新建立的控制，而启用对扫描链的正常使用的安全控制。扫描链安全性组件经配置以用于响应于控制信号而从所述扫描链移除开路条件。所述控制信号可响应于安全密钥的验证、响应于基于询问的认证过程的成功完成或响应于任何其它合适的验证或认证而产生。所述扫描链安全性组件还可经配置以用于响应于第二控制信号而在所述扫描链中产生开路条件。所述第二控制信号可为经由所述扫描链接收的扫描寄存器值。
文档编号G01R31/3185GK102947719SQ201180029332
公开日2013年2月27日 申请日期2011年6月13日 优先权日2010年6月18日
发明者苏雷什·戈亚尔, 米歇尔·波尔托兰, 布拉德福德·范特罗伊伦 申请人:阿尔卡特朗讯
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
