专利名称：状态保留电路中状态完整性的检验的制作方法
技术领域：
本发明涉及数据处理系统领域。更具体地，本发明涉及具有多个状态保留电路的数据处理系统，状态保留电路被配置来在数据处理系统进入低功率模式时保持各自状态值，并且其中扫描路径将状态保留电路连接起来以使得这些状态值可被扫描进和扫描出。
背景技术：
提供包含如下这样的多个状态保留电路的数据处理系统是已知的，上述多个状态保留电路被配置为当数据处理系统进入低功率模式时保持数据处理系统的各节点处的各状态值。这使得数据处理系统能够在稍后退出低功率模式并从其进入低功率模式时的配置继续其数据处理操作。例如，这些状态保留电路可通过所谓的“气球锁存器”来提供，“气球锁存器”可被提供有它们自己的电源电压并被配置为具有在低功率模式期间降低数据处理系统的能耗(例如，低电流泄漏)所希望的特性。 还已知了这样的状态保留电路可被串联连接起来以使得扫描路径被形成。这样的扫描路径(或“扫描链”)使能移位寄存器操作，在其中，测试图案状态可被载入状态保留电路并从其被卸载出，以允许自动测试图案生成(ATPG)产生测试向量被用来测试连接到状态保留电路的数据处理装置的逻辑电路。随着用于形成集成电路的工艺几何结构变得越来越�。庑┑缏�(并且在本上下文中具体是状态保留电路)变得越来越易受软错误的侵害，软错误可能具有多种原因，例如电离辐射、热变化、设备老化等。当然，这些错误发生在状态保留电路中，则由这些状态保留电路所保持的各状态值是不可信赖的，意味着不能保证数据处理电路在退出低功率模式时如所期望的那样继续其数据处理操作。提供针对这样的软错误的抵抗力的一种方法是确保在供应给状态保留电路的电压中提供超过它们的最小操作电压的安全裕量，以便提高它们对这样的软错误的抵抗力。然而，倘若希望将数据处理系统的能耗推动地愈发低，在该安全裕量中消耗的额外电力是不希望的。支持状态保留电路的集成的另一方法曾是设置与每个状态保留电路相关联地提供的电压敏感“金丝雀电路”(canary circuit)，在其中，有意偏斜的影子状态保留结构被配置为在实际状态保留电路之前失效。然而，这样的金丝雀电路所占用的额外电路面积以及电力是不希望的。因此，希望提供用于支持这样的状态保留电路的状态集成的改进技术。作为背景信息，下面的文档讨论现有技术的相关方面I) “Designing for State Retention”，D. Flynn and A. Gibbons, Decemberl2,2008，可从 http: //www. soccentral. com/results, asp EntryID = 27642 获得；2) “Dynamic State-Retention Flip-Flop for Fine-Grained Power GatingWith Small Design and Power Overhead，，，Stephan Henzler et al. , IEEE JOURNAL OFSOLID-STATE CIRCUITS, VOL. 41，NO. 7，JULY 2006；3) “Shaken or Stirred by Low Power Design Challenges ”，presentedat ARM DevCon 2007， 可从 http://www. synopsys. com/SoIutions/EndSoIutions/EclypseSolutions/CapsuleMo dule/arm-snps devcon pane!07. pdf 获得；4) “Case Study of a Low Power MTCMOS based ARM926SoC，，，Sachin Idgunji,Design,Analysis and Test Challenges, Lecture 2. 3, International Test Conference2007 ；5) “Low Power Design”，Richard Goering,SCD source,September 2008,IssueI，可从 http://www.leeDr.com/PDF/SCDsource STR LowPower. pdf 获得；6) “Experimental Measurement of Novel Power Gating Structure withIntermediate Power Saving Mode，，，Kim, Kosonocky et al. , ISPLED ‘04, August9-ll,
2004,Newport Beach, California, USA ；
7) “Low Power Robust Computing Tutorial”， EECS, University of Michigan
2005,可从http: //www. eecs. umich. edu/ taustin/papers/MICR02005-tutorial. pdf 获得;8) “0n-Demand Solution to Minimize I-Cache Leakage Energy withMaintaining Performance”， S.W.Chung and K.Skadron, IEEE Transactions onComputers,57(I) :7-24, Jan. 2008，可从 http://www.cs.virginia.edu/ skadron/Papers/icache leakage tc08.pdf 获得；9) “Standby Power Reduction Using Dynamic Voltage Scaling and CanaryFlip-Flop Structures，，,Benton H. Calhoun and Anantha P. Chandrakasan, IEEE JOURNALOF SOLID-STATE CIRCUITS, VOL. 39，NO. 9，SEPTEMBER 2004 ;以及10)美国专利申请 12/385，674。
发明内容
从第一方面看，本发明提供了一种用于处理数据的设备，包括数据处理电路，被配置为执行数据处理操作；形成数据处理电路一部分的多个状态保留电路，多个状态保留电路被配置为在数据处理电路进入低功率模式时保持数据处理电路的各节点处的各状态值；扫描路径，将多个状态保留电路串联连接在一起，以使得状态值能被扫描进各节点以及从各节点被扫描出；以及多个奇偶信息生成元件，被耦合到扫描路径并被配置为生成奇偶信息，奇偶信息指示由状态保留电路在各节点处保持的各状态值，其中，多个奇偶信息生成元件被布置来提供奇偶路径，以使得如果各状态值中的一个状态值改变则在奇偶路径的输出处生成的输出奇偶值将翻转。提供了被配置为在活动模式中执行数据处理操作的数据处理电路。多个状态保留电路形成该数据处理电路的一部分，其中，状态保留电路被配置为在数据处理电路进入低功率模式时保持特定点(节点)处的各状态值。这使得数据处理电路能够临时暂停其数据处理操作(当其进入低功率模式时)，但是能够在其退出低功率模式时快速继续这些数据处理操作。还提供了扫描路径，扫描路径将状态保留电路连接起来以使得状态值可被扫描进入和扫描出各状态值被保持的节点。本技术提供了奇偶信息生成元件，其被耦合到所述扫描路径并被配置为生成指示状态保留电路所保持的状态值的奇偶信息。此外，这些奇偶信息生成元件被布置为形成奇偶路径，在该奇偶路径的输出处，可以读取输出奇偶值。具体地，奇偶信息生成元件被配置为形成奇偶路径，以使得如果由状态保留电路保持的各状态值之一改变则该输出奇偶值将翻转。应注意，状态值之一的“改变”可以包括该值的完全翻转(即，其中，逻辑“I”倒转为逻辑“0”或者反之逻辑“0”倒转为逻辑“I”)或者可涉及状态值进入不确定状态，然而该不确定状态不足以使由各奇偶信息生成元件生成的奇偶信息翻转。因此，本技术有利地利用数据处理系统的扫描路径配置以便另外提供输出奇偶值。由于如果参与该输出奇偶值的构成的状态值之一改变则输出奇偶值将翻转，因此输出奇偶值可被监视以观察由沿着扫描路径的状态保留电路保持的状态值的完整性。此外，这些状态保留电路之一内一发生第一故障，就可以响应于该错误采取动作。状态保留电路可以采取多种形式。例如，它们可以简单地为寄存器器件(其被时钟门控以在数据处理系统进入低功率模式时维持其值)，或者它们可以为某种其它形式的状态保留设备，该设备明确地被配置为具有与保持状态保留电路内的状态值的低功率模式相对应的操作模式。在一个实施例中，所述状态保留电路包括多个扫描触发器。扫描触发器 代表适于串接成扫描路径的状态保留电路，并且因此代表应用本技术的特别适合的基础。此外，当代EDA(电子设计自动化)工具提供对扫描就绪综合的标准支持是常见的，其中，扫描触发器被映射到标准D型寄存器上，从而允许扫描连接代价函数。多个奇偶信息生成元件可以以多种方式耦合到扫描路径。在一个实施例中，所述多个奇偶信息生成元件在所述状态保留电路的各扫描路径输出处被耦合到所述扫描路径。状态保留电路的扫描路径输出可以是由状态保留电路提供的仅有输出(即，经组合的数据/扫描输出)或者可以是与数据输出分离的专用扫描输出。为了确保在扫描路径上传播的信号的保持时间符合系统要求，保持固定缓冲器可被添加到扫描路径上。在一个这样的实施例中，所述扫描路径包括在所述扫描路径上位于所述状态保留电路的各扫描路径输出处的保持时间固定缓冲器，并且所述多个奇偶信息生成元件被耦合到所述保持时间固定缓冲器的各输出。以这种方式将奇偶信息生成元件耦合在保持时间固定缓冲器之后意味着由奇偶信息生成元件施加的额外负载由保持时间固定缓冲器来支持，而非直接在状态保留电路的扫描路径输出上，取决于状态保留电路和扫描路径的配置，其可对状态保留电路之间的关键路径时序(即，数据路径，而非扫描路径)有影响。有多种方式可将奇偶信息生成元件布置来提供奇偶路径。在一个实施例中，所述奇偶信息生成兀件通过使第一奇偶信息生成兀件的输出形成下一奇偶信息生成兀件的输入来提供上述奇偶路径。奇偶信息生成元件的这种串接提供了一种形成奇偶路径的简单的�？榛椒ú⑶椅狤DA工具提供了一种将这些奇偶信息生成元件编织在一起的简单方法。奇偶信息生成元件可采取多种形式。在一个实施例中，所述奇偶信息生成元件是2输入设备。在另一实施例中，所述奇偶信息生成元件具有多于两个的输入。存在可生成指示所保持的各状态值的合适奇偶信息的奇偶信息生成元件的多种配置，但是在一个实施例中，所述奇偶信息生成元件是异或门。当然，具有类似功能的其它变体(例如，异或非门)也是可以的。此外，奇偶信息生成元件可以具有单个输出，或者在一些实施例中可具有多个输出。如上面提到的，状态保留电路可具有分离的扫描输出和数据输出(在输入侧也是如此)，并且在一个实施例中，所述多个状态保留电路各自包括扫描输入端和专用扫描输出端，第一状态保留电路的所述专用扫描输出端被连接到下一状态保留电路的所述扫描输入端以提供所述扫描路径，其中，所述扫描路径提供所述奇偶路径。因此，将状态保留电路连接起来的现存扫描路径被再利用来提供奇偶路径。在当代集成电路的空间受限环境中，对扫描路径的这种双重利用是特别有利的。对于这样的状态保留电路，奇偶信息生成元件可被提供作为单独的元件，或者可被设置在所述多个状态保留电路内。将奇偶信息生成元件设置在状态保留电路内可以是有利的，这是因为，例如，在EDA综合方面，通过简单地替换本技术的状态保留电路，已经用于扫描就绪综合的EDA工具可以直接被再利用。状态保留电路可由扫描使能信号控制，并且在一个实施例中，所述多个状态保留电路被配置为响应于对扫描使能信号的断言而进入扫描模式，在所述扫描模式中，所述状态值能被扫描进所述各节点以及从所述各节点扫描出，并且所述多个奇偶信息生成元件被配置为对所述扫描使能信号作出响应，以使得当所述扫描使能信号未被断言时所述奇偶信息生成元件使得所述专用扫描输出端处的值取决于所述扫描输入端处的值和由所述状态保留电路在所述各节点处保持的所述各状态值。因此，在共享路径提供扫描路径和奇偶路 径的配置中，当扫描使能信号被断言时，扫描路径以传统方式被用来将状态值扫描进入和扫描出各节点，而当扫描使能信号未被断言时，奇偶信息生成元件可使得扫描输出端值取决于扫描输入值和由该保留电路保持的值，因此将扫描路径再用作奇偶路径，对于该奇偶路径，每个状态保留电路将携带取决于该状态保留电路的输入和该状态保留电路内所保持的值两者的一个值。因此，当多个状态保留电路被耦合在一起以形成扫描路径时，可从该扫描路径读出的输出奇偶值(当扫描使能信号未被断言时)可以指示沿着该扫描路径的任何状态值的改变。应认识到，并不需要将设备中的每个状态保留电路都连接作为奇偶路径的一部分，并且因此，在一个实施例中，该设备包括耦合到所述数据处理电路的至少一个另外的状态保留电路，针对该至少一个另外的状态保留电路，所述多个奇偶信息生成元件不生成指示由所述至少一个另外的状态保留电路保持的至少一个另外的状态值的奇偶信息。将认识至IJ，不参与奇偶信息生成的状态保留电路无法被这里描述的技术监视以确保它们保留的状态的有效性。因此，在一些这样的实施例中，其可被布置为当数据处理电路退出低功率数据保留模式时这些状态保留电路被重新初始化。数据处理电路可以被配置为以多种方式进入低功率模式，例如在一个实施例中，低功率模式是暂停模式。这例如可包括暂停提供给数据处理电路的时钟信号。在另一实施例中，所述低功率模式是电压降低的模式。这例如可包括降低施加给数据处理电路的电压以降低能耗，但是以状态值仍可由状态保留电路保持的方式来维持该电压。 在一个实施例中，所述多个状态保留电路被提供有保留电压电源，所述保留电压电源被配置为向所述多个状态保留电路提供充足电压以在所述数据处理电路进入所述低功率模式时在所述数据处理电路的所述各节点处保持所述各状态值，其中，所述多个奇偶信息生成元件由所述保留电压电源供电。因此，通过从使得各状态值能在低功率模式期间被保持的同一电压电源对奇偶信息生成元件供电，当数据处理电路进入低功率模式时支持奇偶信息的生成。注意，出于省电的原因，提供给多个奇偶信息生成元件的电压电源本身可被降低为“半睡保留”模式，在其中，奇偶信息生成元件的操作还处于近阈值。虽然这可能导致更长的传播时间，但是奇偶输出可被生成，因此，所保持的状态值的完整性可被监视。在一个实施例中，所述多个奇偶信息生成元件被提供有奇偶元件电压电源，所述奇偶元件电压电源被配置为当所述状态值经由所述扫描路径被扫描进所述各节点和从所述各节点扫描出时被降低。当状态值被扫描进入或扫描出时通常不需要监视输出奇偶值，因为在此过程期间奇偶值将不在稳定状态。因此，当在扫描模式中时可选择降低或者甚至关闭奇偶元件电压电源。在一个实施例中，当所述数据处理电路不在所述低功率模式时，所述多个奇偶信息生成元件被配置为被关闭电源。当数据处理电路不在其低功率模式但是正执行其数据处理操作时，输出奇偶值也将不在稳定状态并且可选择在数据处理电路的常规数据处理操作期间关闭个奇偶信息生成元件的电源，以节省电力。在一个实施例中，所述多个状态保留电路中的至少一个被配置为响应于保留信号而进入状态保留模式，并且所述多个奇偶信息生成元件中的至少一个被配置为响应于所述保留信号而被使能。因此，用来使状态保留电路进入其状态保留状态的保留信号也可被用来使能奇偶信息生成元件，因为在多个状态保留 电路处于其保留模式时需要这些元件是活动的。虽然到此为止根据单条扫描路径和奇偶路径从概念上进行了描述，但是本技术绝不限于这样的示例，并且在实施例中，该设备包括多条扫描路径和多条奇偶路径。在一个这样的实施例中，该设备包括第一组奇偶路径和第二组奇偶路径，其中所述第一组奇偶路径中的奇偶路径提供取决于第一组状态值的第一输出奇偶值，并且其中所述第二组奇偶路径中的多于一个的奇偶路径的输出值取决于所述第一组状态值。这样的一个示例实现方式是第一组奇偶路径基本上与第二组奇偶路径正交(例如，第一组水平地行进而第二组垂直地行进)，但是既不需要这两组遵守相对于彼此的任何特定几何朝向，也不需要遵循穿过该设备的任何特定方向。然而，从系统诊断角度看，如下这样是有益的将第一组布置为针对穿过该设备的给定“方向”提供奇偶信息，同时第二组针对穿过该设备的第二“方向”提供奇偶信息，以使得相组合的第一和第二组输出奇偶值可提供彼此互补的信息。考虑到单个奇偶路径仅可指示沿着其长度的某个地方的状态值已改变，因此布置与该奇偶路径相交叉的第二组奇偶路径可以帮助识别哪儿的状态值已改变。实际上，在状态保留电路被耦合到两组彼此充分互补的奇偶路径的情况中，两组输出奇偶值可以有效地提供一种坐标系，通过该坐标系，可以识别负责已改变的状态值的状态保留电路。因此，在一个实施例中，所述第一组奇偶路径和所述第二组奇偶路径被布置为使得能够通过参考所述第一组奇偶路径和所述第二组奇偶路径中的哪些输出值翻转了来识别所述各状态值发生翻转的翻转节点。在一个这样的实施例中，所述第二组奇偶路径中的奇偶信息生成元件的输入被耦合到所述多条扫描路径。因此，第二组奇偶路径可以向由多条扫描路径提供的信息提供互补信息。在另一这样的实施例中，所述第二组奇偶路径中的奇偶信息生成元件的输入被耦合到所述第一组奇偶路径。这在将状态保留电路搭接起来以提供奇偶路径方面可是有利的，因为针对第一组和第二组奇偶路径两者的级联连接可以被布置。该设备可被配置为以多种方式对输出奇偶值的翻转作出响应。在一个实施例中，该设备还包括监视电路，被配置为监视所述输出奇偶值并且当所述输出奇偶值翻转时启动恢复过程。恢复过程可采取多种形式，但是在一个实施例中，所述恢复过程包括重新载入由所述状态保留电路在所述各节点处保持的所述各状态值。在一个实施例中，该设备还包括被配置为监视所述输出奇偶值以在所述输出奇偶值翻转时启动恢复过程的监视电路，其中，所述恢复过程包括重新载入由所述状态保留电路在所述各节点处保持的所述各状态值，并且其中，所述恢复过程包括从与所述翻转节点相对应的扫描路径扫描输出一组状态值，再翻转已翻转的所述各状态值，并且将该组状态值扫描进与所述翻转节点相对应的所述扫描路径。因此，当可通过参考多于一条奇偶路径来识别发生翻转的状态值时，该信息可被用来修复在相应状态保留电路处保持的状态值。替代地，该组状态值可被存储在设备中的其它地方，并且所述恢复过程包括从先前存储的一组状态值重新载入所述状态值。 可能存在系统识别出诸如翻转单个状态值之类的简单恢复无法执行(例如，由于若干状态值发生了翻转)的情况，因此，在一个实施例中，所述恢复过程包括复位过程。该复位过程例如可包括对该设备的数据处理电路进行全部或部分复位。从第二方面看，本发明提供了一种用于处理数据的设备，包括数据处理装置，用于执行数据处理操作；形成所述数据处理装置一部分的多个状态保留装置，所述多个状态保留装置用于在所述数据处理装置进入低功率模式时保持所述数据处理装置的各节点处的各状态值；扫描路径装置，将所述多个状态保留装置串联连接在一起，所述扫描路径装置用于将所述状态值扫描进所述各节点以及从所述各节点扫描出；以及多个奇偶信息生成装置，被耦合到所述扫描路径，用于生成奇偶信息，所述奇偶信息指示由所述状态保留装置在所述各节点处保持的所述各状态值，其中，所述多个奇偶信息生成装置被布置来提供奇偶路径，以使得如果所述各状态值中的一个状态值改变则在所述奇偶路径的输出处生成的输出奇偶值将翻转。从第三方面看，本发明提供了一种配置用于处理数据的设备的方法，包括以下步骤提供数据处理电路，所述数据处理电路被配置为执行数据处理操作；提供形成所述数据处理电路一部分的多个状态保留电路，所述多个状态保留电路被配置为在所述数据处理电路进入低功率模式时保持所述数据处理电路的各节点处的各状态值；将所述多个状态保留电路串联连接在一起作为扫描路径，以使得所述状态值能被扫描进所述各节点以及从所述各节点被扫描出；以及将多个奇偶信息生成元件耦合到所述扫描路径，所述多个奇偶信息生成元件被配置为生成奇偶信息，所述奇偶信息指示由所述状态保留电路在所述各节点处保持的所述各状态值，其中，所述多个奇偶信息生成元件被布置来提供奇偶路径，以使得如果所述各状态值中的一个状态值改变则在所述奇偶路径的输出处生成的输出奇偶值将翻转。所提供的方法可以在多种环境中被执行，但尤其适合于自动化工具中的实现方式，因此，在一个实施例中，所述方法形成电子设计自动化过程的一部分。在一个实施例中，所述方法还包括在提供多个状态保留电路的步骤之后并且在将所述多个状态保留电路串联连接在一起作为扫描路径的步骤之前的以下步骤提供所述多个奇偶信息生成元件，每个奇偶信息生成元件被与相邻状态保留电路相关联。因此，状态保留电路可以首先被提供，但是在它们被一起编织进扫描路径之前，多个奇偶信息生成元件被提供，每个奇偶信息生成元件被与相邻状态保留电路相关联。因此，通过在将所需奇偶信息生成元件与各个状态保留电路相关联的附加步骤中进行简单添加，提供多个状态保留电路的已知步骤可被再利用。例如，这可以包括与每个扫描触发器相邻地放置异或门。在一个实施例中，所述方法还包括对所述扫描路径执行时序优化处理的步骤，所述时序优化处理包括判断第一状态保留电路与第二状态保留电路之间的扫描路径区段的信号传播时间是否满足预定标准；以及如果所述信号传播时间不满足所述预定标准，则在所述扫描路径区段上提供至少一个保持时间固定缓冲器。例如，发现扫描路径区段将其信号太快地从一个状态保留电路传播到下一状态保留电路，则可向该扫描路径区段引入一个或多个保持时间固定缓冲器，以确保满足扫描路径的保持时间需求。从第四方面看，本发明提供了一种以非瞬态方式存储计算机程序的计算机程序产品，当该计算机程序在计算设备上被运行时使得该计算设备生成根据第一方面的设备的表
/Jn o
从第五方面看，本发明提供了一种以非瞬态方式存储计算机程序的计算机程序产品，当该计算机程序在计算设备上被运行时使得该计算设备执行根据第三方面的方法。
将参考如附图所示的本发明的实施例仅以示例的方式来进一步描述本发明，在本发明中图I示意性地图示出了一个实施例中的具有分离的扫描路径和奇偶路径的一组状态保留电路；图2示意性地图示出了另一实施例中的具有分离的扫描路径和奇偶路径的一组状态保留电路；图3A示意性地图示出了一个实施例中的奇偶路径共享扫描路径的一组状态保留电路；图3B示出了图3A所示的状态保留电路的输入和输出的逻辑配置；图4示意性地更详细地图示出了图3A的状态保留电路之一的配置；图5示意性地图示出了一个实施例中的具有两组奇偶路径的数据处理装置；图6示意性地图示出了另一实施例中的具有两组奇偶路径的数据处理装置；图7示意性地图示出了如图6所示的那些状态保留电路之类的状态保留电路的逻辑配置；图8示意性地图示出了一个实施例中的数据处理装置的一般性配置；图9示意性地图示出了一个实施例中的在电子设计自动化过程期间可采取的一系列步骤；图10示意性地图示出了一个实施例中的数据处理装置的各种模式以及在这些模式之间的转换；以及图11示意性地图示出了可实现一些实施例的通用计算设备。
具体实施例方式图I示意性地图示出了一个实施例中的数据处理装置。数据处理装置10包括在本示例中由标准扫描触发器来体现的三个状态保留电路12、14、16。扫描触发器被连接到组合逻辑电路18、20以形成扫描链，以使得在扫描模式中(当扫描使能信号SE被断言时)测试图案状态可被载入和卸载，从而使得自动测试图案生成(ATPG)产生测试向量可被用来测试扫描触发器之间的功能组合逻辑电路。因此，扫描路径由扫描路径区段形成，扫描路径区段将一个扫描触发器的输出端Q连接到下一扫描触发器的扫描输入端SI。应注意,组合逻辑电路18、20通常包括许多输入和输出，但是为了进行清楚的说明并且为了关注于所示出的单条扫描链，仅示出了组合逻辑电路的每个实例的单个输入和输出。扫描触发器12、14、16不仅使得状态值能够被扫描进和扫描出，而且当数据处理电路进入低功率模式时它们还使得状态值能够被保持在数据处理电路中它们所位于的各节点处。换言之，在此上下文中，“节点”是每个扫描触发器相对于组合逻辑电路所在的点。如下面将更详细讨论的，在数据处理电路的常规钟控操作期间或者在扫描模式期间，每个状态保留电路可在内部保持一状态值，该状态值可在输出端Q处被提供，在该常规钟控操作期间，操作数据值经由其D输入端进入每个状态保留电路并在其Q输出端处输出，在扫描模式期间，状态值可经由其扫描输入端SI被读入状态保留电路并经由输出端Q被扫描输出。因此，在低功率模式中状态保留电路使得特定状态值被保持在数据处理电路的特定节 点处，以使得当数据处理电路退出低功率模式时，这些值出现在组合逻辑电路的各输入端处。此外，在扫描路径上被耦合在一起的状态保留电路使得这些状态值能够经由移位寄存器操作被扫描输入。状态保留电路之间的扫描路径区段还包括保持时间固定缓冲器22、24，其在此数据处理装置的设计过程期间被认为必须的，以便确保经过扫描路径的值有效达充分长的时间段从而使得值被正确地扫描进后续状态保留电路的SI输入端。数据处理装置10还包括奇偶信息生成元件26、28、30，在此示例中其由异或(XOR)门来体现。每个异或门的输入被耦合到每个状态保留电路的输出端Q和前一异或门的输出。序列中的第一异或门26被耦合到第一状态保留电路12的SI输入端而非前一异或门输出。因此，异或门26、28、30的序列表示被耦合在一起以形成奇偶路径的“偶”奇偶生成器，其最后生成反映了扫描链中的所有寄存器状态的奇偶性的输出奇偶值SCP。应注意，不是扫描链中的每个状态保留电路都需要连接到奇偶路径，并且输出奇偶值SCP可表示扫描链中的仅一个子集的奇偶性。就这样的集成电路的自动化设计过程而言，这些奇偶信息生成元件的添加是简易的，因为一旦扫描链定序已被建立这些异或门就可简单地被织入网表(net list)中。然而，应注意，为了不中断设计流程后期的电路布图，认为最初将扫描触发器和异或门彼此相邻地放置可能是有利的。即使异或门的一些不希望被连接到奇偶路径，然而该策略也可以有利于避免设计流程中断。如果异或门与每个扫描触发器相关联地被放置，则这些组件的搭接可以容易地跟随在扫描链定序之后，这产生于在物理上意识到的扫描链编织。因此，奇偶路径以使得对电路其余部分的配线影响最小化的方式提供了反映所连接状态保留电路中的所有寄存器状态的奇偶性的输出奇偶值SCP。奇偶路径可被允许作为较慢传播路径(不是关键路径)以便最小化能耗。因此，当数据处理系统出于状态保留电路应当保持其各自状态值的低功率模式时，SCP值可被监视，并且如果SCP值切换(即，翻转)，则这实时地用信号通知链中的第一状态保留电路未能保持其状态值。当SCP值切换时各种响应是可能的，如下面将更详细讨论的，但是就图I所示的线性扫描和奇偶链而言，如果切换的SCP值仅指示链中的状态保留电路之一未能保持其各自状态值(但未示出哪个)，则典型的响应可以是使用扫描链机制以便用预定组的值来替换沿着该扫描链保持的该组值，预定组的值被存储在其它地方以用于这样的可能发生事件。图2示意性地图示出包含与图I所示的数据处理装置10相同组件的数据处理装置40。这些组件按与图I所示的那些组件相同的方式操作，并且这里不再进一步描述。图2的数据处理装置40与图I的数据处理装置10之间的不同之处在于奇偶信息生成元件(异或门)26、28被耦合到保持时间固定缓冲器22、24之后的状态保留电路(扫描触发器)之间的扫描链区段。这可被认为优于图I所示的布置，因为来自形成奇偶路径的奇偶信息生成元件的额外载入不直接被耦合到状态保留电路的功能输出，并且因此避免了对关键路径(经由组合逻辑的Q至D)时序的负面影响。图3A示意性地图示出一个实施例中的数据处理装置50。这里，每个状态保留电路52、54、56具有数据输出端Q和明确的扫描输出端S0。这些扫描输出通常被提供有弱缓冲，以在负载仅为下一状态保留电路的单个SI输入加上连接线的电容时，改善保持时间。图3A 的数据处理装置50还包括组合逻辑电路58、60。在此示例中由扫描触发器体现的状态保留电路52、54、56被配置为使得它们所保持的状态值(Q)在扫描使能信号SE被断言时(即,在扫描移位模式中)从SO输出端被输出，并且在SE被解除断言时输出SI与Q的逻辑异或值。图3A所示的扫描触发器的逻辑配置被列出在图3B给出的表中，图3B中的右手列还示出了等效的Verilog行为模型。应注意，在图3B中列出的逻辑配置表示偶校验，但是也可以实现奇校验，例如如果这减少了晶体管数量的话。因此，当未在扫描移位模式时扫描触发器52、54、56之间的扫描路径被再利用来为数据处理装置提供奇偶路径并且最终提供输出奇偶值，输出奇偶值可被观察以监视扫描触发器52、54、56中保持的值的状态完整性。该方法在设计流程方面的特别优点在于奇偶路径的提供对于EDA工具是透明的，因为状态保留电路一旦被放置就以与不会提供这种奇偶值产生行为的扫描触发器完全相同的方式被搭接。图4示意性地更详细地图示出图3A所示的状态保留电路52、54、56之一的内部配置。这里，状态保留电路70包含被配置为保持状态值的内部寄存器72。在该系统的常规操作期间，经由数据输入端口 D接收的数据在经由输出缓冲器74从输出端Q被输出之前被钟控输入到寄存器72。替代地,在扫描模式中，状态值经由扫描输入端SI被输入,在经由扫描输出端SO输出之前被钟控输入到寄存器72中。扫描使能信号SE相应地控制输入多路复用器76和输出多路复用器78。当扫描使能信号SE未被断言时，组合功能电路80提供在扫描输出端口 SO上被输出的奇偶值P。组合功能电路80依据保存在寄存器72中的状态值和扫描输入端口 SI处的值来生成奇偶值P。如上面讨论的，组合功能电路80可以是异或门、异或非门或者提供奇偶值P以使得当寄存器72所保持的状态值或扫描输入值翻转时该奇偶值P翻转的任何其它逻辑功能。状态保留电路70还包括电压控制82，其依据扫描使能信号SE的当前值并且还依据保留信号RET来确定提供给状态保留电路的其它组件的电压电源，保留信号RET被提供来指示状态保留电路何时应当与数据处理电路的其余部分进入低功率模式相对应地进入数据保留模式。因此，当RET信号被断言时，电压控制82使得输出缓冲器74关断以节省电力，这是因为在低功率模式中数据处理电路不使用数据路径。相比之下，状态值寄存器72、输入多路复用器76、输出多路复用器78和组合功能电路80保持活动，以使得上述奇偶值生成能够被执行。注意，然而这些组件在此模式中可被提供较低电源电压以支持数据处理电路的总体低功率模式，该数据处理电路提供接近阈值电源电压以使得奇偶值生成和传播被维持，尽管具有较慢的传播时间。反之，电压控制82被配置为当数据处 理电路未在其低功率模式(通过RET信号的解除断言来指示)并且扫描使能信号SE未被断言(即，在常规数据处理模式中)时降低供应给组合功能电路80的电压，这是因为经过状态保留电路的改变的数据值将导致在组合功能电路的每个实例中生成不断改变的奇偶值，其通常是受限值并且只会消耗额外电力。因此，电压控制80可以在此情形中降低或者甚至完全关断组合功能电路的电压电源。电压控制82还可被配置为当状态保留电路处于扫描模式时(S卩，当SE被断言时)使组合功能电路80不活动，这是因为奇偶值P将不被使用(值Q替代地被多路复用器78选择)。然而，考虑到扫描模式通常在这样的集成电路的制造测试期间被使用，当能耗一般被视为不太重要时，该特定功能可被认为是不必要的并且可被省掉。到此为止，所提供的奇偶路径仅根据状态保留电路的线性布置进行了讨论。应认识到，一般地多个并行扫描链被实现在数据处理电路的块上，其中，相对于通常被实现为共享共同的单个扫描使能控制的、扫描输入和扫描输出相连的链的数目，来权衡扫描链的长度。EDA工具支持对多个链的长度的平衡并且还向该实现方式中的每个单元提供时钟门控以使得扫描时钟对于扫描链中的所有触发器是完全可控的。因此，奇偶路径可针对数据处理电路中的每个扫描链被实现，并且多个输出奇偶值可被监视以使得任何链中的任何状态值的第一改变可被用来标记数据处理电路中任何地方的第一状态完整性错误。图5示意性地图示出了更复杂实施例，其中，不仅提供了多个奇偶路径，而且这些奇偶路径中的第一集合水平地穿过数据处理电路行进，而这些奇偶路径中的第二集合垂直地穿过数据处理电路行进。应注意，所图示出的奇偶路径的正交、水平和垂直布置仅仅为了清楚的图示说明，并且将明白，在功能上不需要各路径之间的这样的正交性。实际上，在典型集成电路布图中，扫描路径所采取的特定路线将由自动化工具确定，因此可能不会遵循这样严格线性、垂直和平行的路径。在图5所示的数据处理装置100中，状态保留电路被布置成三组以提供各个输出奇偶值。状态保留电路102、104、106促成“水平”输出奇偶值HSCP [I]，状态保留电路108、110、112促成HSCP [2]，并且状态保留电路114、116、118促成HSCP [3]。同时，状态保留电路102、108、114促成“垂直”输出奇偶值VSCP [I]，状态保留电路104、110、116促成VSCP [2]并且状态保留电路106、112、118促成VSCP [3]。因此，将图5与图I相比，可见，在图I的线性示例中提供的奇偶路径提供了图5中的“水平”奇偶路径之一，而图5中的“垂直”奇偶路径通过添加另外的异或门138、140、142、144、146、148来提供。因此，异或门138、140形成了生成输出奇偶值VSCP [I]的第一“垂直”奇偶路径，异或门142、144形成了生成输出奇偶值VSCP[2]的第二垂直奇偶路径，并且异或门146、148形成了生成输出奇偶值VSCP[3]的第三垂直奇偶路径。根据EDA流程，垂直奇偶链可简单地作为扫描编织EDA工具流程中的添加步骤而被添加，该添加步骤将这些附加的异或门织入已经确定的扫描链定序上。以这种方式在数据处理电路中提供水平和垂直奇偶路径两者意味着第一故障状态保留电路(扫描触发器)因此将导致水平奇偶路径输出值和垂直奇偶路径输出值两者进行切换，从而允许精确地识别出哪个状态保留电路已发生故障。识别具体的故障状态保留电路的能力在诊断中是有用的，因为可以判断第一故障状态保留电路是否具有系统性的组件，例如，当电压急剧降低时严重失配的从锁存晶体管结构会丢失状态，或者可以判断第一故障状态保留电路的位置例如是否由于衬底噪声注入或串扰而更加随机地被分布。此外，识别第一故障发生的具体状态保留电路的能力还潜在地允许对该故障值进行校正。例如，如果图5中的状态保留电路110首先出故障的话，这将导致HSCP[2]和VSCP[2]切换。被配置来观察奇偶输出值的监视电路然后可使状态保留电路110保持的值得到校正。在一个示例中，这可能在来自第二扫描链(SI[2]至SO[2])的一组状态值被读出时发生，并且与状态保留电路110相对应的值将在该组状态值被扫描回其扫描链之前被翻转(或者以其它方式被校正为其原始值)。虽然监视电路可被配置为在第一故障发生时就触发修复动作，然而监视电路还可被配置为检测是否多于一个状态保留电路发生了故障(从而导致多个HSCP和VSCP值切换)，在该情况中，出故障状态保留电路无法被识别并且作为响应，更周密的系统复位可被执行，例如，复位所有状态保留电路或者载入一组预定义的“重启”状态值。图6示意性地图示出具有水平和垂直奇偶路径两者的数据处理系统的替代配置。 除了为垂直奇偶路径提供奇偶信息的异或门(即，异或门138、140、142、144、146)从水平奇偶路径上的异或门的输出获取其输入以外，图6的电路的配置与图5的相同。该配置例如可以在专用扫描输出端口被设置在状态保留电路(例如，扫描触发器)上的实例中实现，因为这些扫描输出端口可以垂直地被级联也可以水平地被链接。本质上，该配置提供了相同功能，因为对输出奇偶值HSCP[l-3]和MVSCP[l-3]的监视可以提供对第一故障状态保留电路的指示。然而，注意，水平和垂直奇偶路径以这种方式的互连在MVSCP奇偶输出值中引起了纹波效应。例如，如果由状态保留电路102保持的状态值改变，则这将不仅导致HSCP[I]和MVSCP [I]切换，而且还将使输出值MVSCP [2]和MVSCP [3]切换，因为这些中的每个从更下游的HSCP[1]奇偶链获取输入。图7示意性地图示出一个实施例中的被配置为连接到水平和垂直奇偶路径的状态保留电路的配置。这里，状态保留电路被提供有与上面参考图5和图6讨论的各状态保留电路到“垂直奇偶路径”的输入和输出连接相对应的垂直奇偶输入端VPI和垂直奇偶输出端VP0。状态保留电路250根据其Verilog行为模型配置被图示出，在该配置中，“垂直”奇偶输出被定义为VPO = SE Q:Q~VPI并且扫描输出端口被配置为SE Q:Q~SI。到此为止图示说明的示例中的奇偶信息生成元件的配置限于异或门的使用。然而，本技术绝不限于使用异或门，并且将明白，可利用诸如异或非门等其它逻辑块来获得等效功能。图8示意性地图示出一般性示例，其中，系统300包括耦合到组合逻辑的并按如上所述的通常那样地布置在扫描链中的状态保留电路302、304、306。状态保留电路302、304、306 (扫描触发器)的扫描输入端口 SI被路由到代码生成块308，代码生成块308被配置为创建代码，其中反映了这些输入被连接处的顺序节点的状态的输入可被作为m比特的消息。例如，这些可来自链中的m个扫描触发器，m个扫描触发器的SI引脚被分接出以馈给代码生成块。所创建的代码可被用来确定在数据处理电路被带出数据保留模式时任何错误的发生。
例如，取决于所选择的代码生成块的速率，代码生成块308被配置为当进入数据保留模式时创建n比特的代码，其稍后可使用该代码来检查数据处理电路从数据保留模式转变为待机模式(为被置于功能数据处理模式做准备)时的错误。该方法的操作序列如下I)电源管理单元(PMU) 312将数据处理电路置于待机模式(停止时钟)；2) PMU 312指示代码生成块310 (经由代码生成控制有限状态机310)生成并存储代码；3)当生成代码时，代码生成控制块310向PMU 312指示代码已被生成，PMU然后可以触发降低数据处理电路的电压；4)接下来，当退出数据保留模式时，PMU 312升高数据处理电路的电压，但是其仍然保持在待机(未被钟控)模式； 5)代码生成块308然后对照所存储的n比特代码来验证所接收的m个比特，以检查错误(比特倒转)；6)然后任何错误被向PMU 312标记出以用于进一步的动作。如果没有错误，则PMU312进而允许数据处理电路返回功能数据处理模式。诸如上述方案之类的方案可以以分布式方式被设计，以优化计算代码和检查错误时的能耗和等待时间。如上面已提到的，本技术的实现可形成EDA处理的一部分。图9示意性地图示出当实现这样的EDA处理时可由一个实施例采取的一系列步骤。该流程开始于步骤400，步骤400图示出在实现本技术之前各种其它EDA步骤将被执行。然后在步骤405，EDA工具放置整个被开发电路中的扫描触发器，每个扫描触发器被放置了相关联的异或门。在步骤410，平常的扫描链生成步骤发生，其中EDA工具将扫描触发器搭接成多条扫描链，这多条链的长度和数目根据系统要求被均衡。然后在步骤415，EDA工具可以搭接异或门以形成经过该电路的、耦合到扫描触发器的一条或多条奇偶路径。在步骤420，时序优化处理开始，其中判断扫描链内的保持时间是否可接受，具体地，将扫描输出端口(SO)连接到扫描输入端口
(SI)的扫描链区段上提供的值是否满足预定时序标准(步骤425)。如果这些保持时间不可接受，则固定缓存器被加入该扫描链部分(步骤430)并且该流程循环回来以检查保持时间现在是否可接受。一旦保持时间满足所需标准，则EDA处理可继续其它标准步骤(步骤435)。图10是图示出一个实施例中的数据处理电路可存在于并在其间转换的不同模式的状态图。在此实施例中，状态保留电路根据扫描使能信号SE和数据保留信号RET被配置。当SE = O并且RET = O时，数据处理电路处于数据处理模式500。在数据处理模式中，状态保留电路参与数据处理电路的常规数据处理操作，具体地，在其D输入端接收的数据值经由其Q输出端被传播。当SE = I并且RET = 0时，状态保留电路还可被配置在扫描模式505中。在此扫描模式中，状态保留电路被配置为经由这些状态保留电路形成了其一部分的扫描链来将状态值扫描进系统并从系统扫描出。具体地，在每个SI输入端接收的状态值经由其SO输出端传播。本技术特别地用另一模式来表示，该模式即状态保留模式510，在其中，每个状态保留电路可以被配置。在数据保留模式中，SE = O并且RET = I。在此模式中，每个状态保留电路被配置为使数据处理电路的该特定节点处的状态值保持恒定，同时每个状态保留电路的SO输出端被配置为提供奇偶值，该奇偶值反映了所保持的状态值的值和在SI输入端从此扫描链中的前一状态保留电路接收的值。当奇偶改变被检测到时(即，当各扫描链内的状态值改变时)，该系统被配置为转换到恢复模式520，在其中，复原动作(如上所述)可被采取来修复已改变的状态值，或者对包含该状态保留电路的数据处理电路的子集或者甚至对整个系统执行复位。因此，已改变(即，变得无效)的状态值在可能时可以被复位，或者可被恢复(沿整个扫描链)到先前系统检查点快照(例如，当多个奇偶改变呈现出无法校正的情形时)。图11示意性地图示出可被用来实现上述自动化设计过程的类型的通用计算设备600。通用计算设备600包括经由总线622连接在一起的中央处理单元602、随机存取存储器604和只读存储器606。其还包括网络接口卡608、硬盘驱动器610、显示驱动器612和监视器614以及具有键盘618和鼠标620的用户输入/输出电路616，这些都经由共同总线622相连。在操作时，例如当上述技术形成EDA处理的一部分时，中央处理单元602将运行例如可存储在随机存取存储器604和/或只读存储器606中的计算机程序指令。程序指令可另外地从硬盘驱动器610取回或者经由网络接口卡608动态地下载。所执行的处理的·结果可经由相连的显示驱动器612和监视器614显示给用户。用于控制通用计算设备600的操作的用户输入可经由相连的用户输入输出电路616从键盘618或鼠标620接收。将理解，计算机程序可以以多种不同计算机语言来编写。计算机程序可以在本地存储在记录介质上或者动态地下载到通用计算设备600。当在适当计算机程序的控制下操作时，通用计算设备600可以执行上述技术并且可被认为形成了用于执行上述EDA技术的装置。通用计算设备600的体系结构可以显著地变化并且图11仅是一个示例。因此，总体上来说，根据本技术，提供了一种包含被配置为执行数据处理操作的数据处理电路的数据处理装置。多个状态保留电路形成数据处理电路的一部分，并且这些电路被配置为在数据处理电路进入低功率模式时保持数据处理电路的各节点处的各状态值。扫描路径将多个状态保留电路串联连接在一起，以使得状态值能被扫描进各节点以及从各节点被扫描出。多个奇偶信息生成元件被耦合到扫描路径并被配置为生成奇偶信息，奇偶信息指示由状态保留电路在各节点处保持的各状态值。多个奇偶信息生成元件被布置来提供一条或多条奇偶路径，以使得如果各状态值中的一个状态值改变则在奇偶路径的输出处生成的输出奇偶值将翻转，从而提供对于状态保留电路所保持的状态值的完整性的外部指
/Jn o虽然这里描述了本发明的特定实施例，但是将清楚本发明不限于此，并且可以在本发明的范围内作出许多修改和添加。例如，可以在不脱离本发明的范围的情况下，将以下从属权利要求的特征与独立权利要求的特征进行各种组合。
权利要求
1.一种用于处理数据的设备，包括 数据处理电路，被配置为执行数据处理操作； 形成所述数据处理电路一部分的多个状态保留电路，所述多个状态保留电路被配置为在所述数据处理电路进入低功率模式时保持所述数据处理电路的各节点处的各状态值； 扫描路径，所述扫描路径将所述多个状态保留电路串联连接在一起，使得所述状态值能被扫描进所述各节点以及从所述各节点扫描出；以及 多个奇偶信息生成元件，被耦合到所述扫描路径并被配置为生成奇偶信息，所述奇偶信息指示由所述状态保留电路在所述各节点处保持的所述各状态值， 其中，所述多个奇偶信息生成元件被布置来提供奇偶路径，以使得如果所述各状态值中的一个状态值改变，则在所述奇偶路径的输出处生成的输出奇偶值将翻转。
2.如权利要求I所述的设备，其中，所述状态保留电路包括多个扫描触发器。
3.如权利要求I所述的设备，其中，所述多个奇偶信息生成元件在所述状态保留电路的各扫描路径输出处耦合到所述扫描路径。
4.如权利要求I所述的设备，其中，所述扫描路径包括在所述扫描路径上位于所述状态保留电路的各扫描路径输出处的保持时间固定缓冲器，并且所述多个奇偶信息生成元件被耦合到所述保持时间固定缓冲器的各输出。
5.如权利要求I所述的设备，其中，所述奇偶信息生成元件通过使第一奇偶信息生成元件的输出形成下一奇偶信息生成元件的输入来提供所述奇偶路径。
6.如权利要求I所述的设备，其中，所述奇偶信息生成元件是2输入设备。
7.如权利要求I所述的设备，其中，所述奇偶信息生成元件具有多于两个的输入。
8.如权利要求I所述的设备，其中，所述奇偶信息生成元件是异或门。
9.如权利要求I所述的设备，其中，所述奇偶信息生成元件具有多个输出。
10.如权利要求I所述的设备，其中，所述多个状态保留电路每个都包括扫描输入端和专用扫描输出端，第一状态保留电路的所述专用扫描输出端被连接到下一状态保留电路的所述扫描输入端以提供所述扫描路径， 其中，所述扫描路径提供所述奇偶路径。
11.如权利要求10所述的设备，其中，所述多个奇偶信息生成元件被设置在所述多个状态保留电路内。
12.如权利要求11所述的设备，其中，所述多个状态保留电路被配置为响应于对扫描使能信号的断言而进入扫描模式，在所述扫描模式中，所述状态值能被扫描进所述各节点以及从所述各节点扫描出， 并且所述多个奇偶信息生成元件被配置为对所述扫描使能信号作出响应，使得当所述扫描使能信号未被断言时所述奇偶信息生成元件使得所述专用扫描输出端处的值取决于所述扫描输入端处的值和由所述状态保留电路在所述各节点处保持的所述各状态值。
13.如权利要求I所述的设备，包括耦合到所述数据处理电路的至少一个另外的状态保留电路，所述多个奇偶信息生成元件不为所述至少一个另外的状态保留电路生成指示由所述至少一个另外的状态保留电路保持的至少一个另外的状态值的奇偶信息。
14.如权利要求I所述的设备，其中，所述低功率模式是暂停模式。
15.如权利要求I所述的设备，其中，所述低功率模式是电压降低的模式。
16.如权利要求I所述的设备，其中，所述多个状态保留电路被提供有保留电压电源，所述保留电压电源被配置为向所述多个状态保留电路提供充足电压以在所述数据处理电路进入所述低功率模式时在所述数据处理电路的所述各节点处保持所述各状态值， 其中，所述多个奇偶信息生成元件由所述保留电压电源供电。
17.如权利要求I所述的设备，其中，所述多个奇偶信息生成元件被提供有奇偶元件电压电源，所述奇偶元件电压电源被配置为当所述状态值经由所述扫描路径被扫描进所述各节点和从所述各节点扫描出时被降低。
18.如权利要求I所述的设备，其中，当所述数据处理电路不在所述低功率模式时，所述多个奇偶信息生成元件被配置为被关闭电源。
19.如权利要求I所述的设备，其中，所述多个状态保留电路中的至少一个被配置为响应于保留信号而进入状态保留模式，并且所述多个奇偶信息生成元件中的至少一个被配置为响应于所述保留信号而被使能。
20.如权利要求I所述的设备，包括多条扫描路径和多条奇偶路径。
21.如权利要求20所述的设备，包括第一组奇偶路径和第二组奇偶路径，其中所述第一组奇偶路径中的奇偶路径提供取决于第一组状态值的第一输出奇偶值，并且其中所述第二组奇偶路径中的多于一个的奇偶路径的输出值取决于所述第一组状态值。
22.如权利要求21所述的设备，其中，所述第一组奇偶路径和所述第二组奇偶路径被布置为使得能够通过参考所述第一组奇偶路径和所述第二组奇偶路径中的哪些输出值已经被翻转，来识别所述各状态值发生了翻转的翻转节点。
23.如权利要求21所述的设备，其中，所述第二组奇偶路径中的奇偶信息生成元件的输入被耦合到所述多条扫描路径。
24.如权利要求21所述的设备，其中，所述第二组奇偶路径中的奇偶信息生成元件的输入被耦合到所述第一组奇偶路径。
25.如权利要求I所述的设备，还包括监视电路，被配置为监视所述输出奇偶值并且当所述输出奇偶值翻转时启动恢复过程。
26.如权利要求25所述的设备，其中，所述恢复过程包括重新载入由所述状态保留电路在所述各节点处保持的所述各状态值。
27.如权利要求22所述的设备，还包括监视电路，所述监视电路被配置为监视所述输出奇偶值以在所述输出奇偶值翻转时启动恢复过程，其中，所述恢复过程包括重新载入由所述状态保留电路在所述各节点处保持的所述各状态值，并且其中，所述恢复过程包括从与所述翻转节点相对应的扫描路径扫描出一组状态值，再次翻转已翻转的所述各状态值，并且将该组状态值扫描进与所述翻转节点相对应的所述扫描路径。
28.如权利要求26所述的设备，其中，所述恢复过程包括从先前存储的一组状态值重新载入所述状态值。
29.如权利要求25所述的设备，其中，所述恢复过程包括复位过程。
30.一种用于处理数据的设备，包括 数据处理装置，用于执行数据处理操作； 形成所述数据处理装置一部分的多个状态保留装置，所述多个状态保留装置用于在所述数据处理装置进入低功率模式时保持所述数据处理装置的各节点处的各状态值；扫描路径装置，所述扫描路径装置将所述多个状态保留装置串联连接在一起，所述扫描路径装置用于将所述状态值扫描进所述各节点以及从所述各节点扫描出；以及 多个奇偶信息生成装置，被耦合到所述扫描路径，用于生成奇偶信息，所述奇偶信息指示由所述状态保留装置在所述各节点处保持的所述各状态值， 其中，所述多个奇偶信息生成装置被布置为提供奇偶路径，使得如果所述各状态值中的一个状态值改变，则在所述奇偶路径的输出处生成的输出奇偶值将翻转。
31.一种配置用于处理数据的设备的方法，包括以下步骤 提供数据处理电路，所述数据处理电路被配置为执行数据处理操作； 提供形成所述数据处理电路一部分的多个状态保留电路，所述多个状态保留电路被配置为在所述数据处理电路进入低功率模式时保持所述数据处理电路的各节点处的各状态值； 将所述多个状态保留电路串联连接在一起作为扫描路径，以使得所述状态值能被扫描进所述各节点以及从所述各节点被扫描出；以及 将多个奇偶信息生成元件耦合到所述扫描路径，所述多个奇偶信息生成元件被配置为生成奇偶信息，所述奇偶信息指示由所述状态保留电路在所述各节点处保持的所述各状态值， 其中，所述多个奇偶信息生成元件被布置为提供奇偶路径，以使得如果所述各状态值中的一个状态值改变则在所述奇偶路径的输出处生成的输出奇偶值将翻转。
32.如权利要求31所述的方法，其中，所述方法形成了电子设计自动化过程的一部分。
33.如权利要求31所述的方法，其中，所述方法还包括在提供多个状态保留电路的步骤之后并且在将所述多个状态保留电路串联连接在一起作为扫描路径的步骤之前的以下步骤 提供所述多个奇偶信息生成元件，每个奇偶信息生成元件被与相邻状态保留电路相关联。
34.如权利要求31所述的方法，其中，所述方法还包括对所述扫描路径执行时序优化处理的步骤，所述时序优化处理包括 判断第一状态保留电路与第二状态保留电路之间的扫描路径区段的信号传播时间是否满足预定标准；以及 如果所述信号传播时间不满足所述预定标准，则在所述扫描路径区段上提供至少一个保持时间固定缓冲器。
35.一种以非瞬态方式存储计算机程序的计算机程序产品，当该计算机程序在计算设备上被运行时使得该计算设备生成根据权利要求I所述的设备的表示。
36.一种以非瞬态方式存储计算机程序的计算机程序产品，当该计算机程序在计算设备上被运行时使得该计算设备执行根据权利要求31所述的方法。
全文摘要
涉及状态保留电路中状态完整性的检验。数据处理设备包括执行数据处理操作的数据处理电路。多个状态保留电路形成数据处理电路的一部分，这些电路在数据处理电路进入低功率模式时保持数据处理电路的各节点处的各状态值。一条或多条扫描路径将多个状态保留电路串联连接在一起，使得状态值能被扫描进各节点和从各节点扫描出。多个奇偶信息生成元件耦合到扫描路径并生成奇偶信息，奇偶校验信息指示由状态保留电路在各节点处保持的各状态值。多个奇偶信息生成元件布置来提供一条或多条奇偶路径，使得如果各状态值中的一个状态值改变则在奇偶路径的输出处生成的输出奇偶值将翻转，从而提供对于状态保留电路所保持的状态值的完整性的外部指示。
文档编号G01R31/3185GK102798815SQ20121017550
公开日2012年11月28日 申请日期2012年5月28日 优先权日2011年5月27日
发明者大卫·沃尔特·弗莱恩, 萨辛·萨蒂什·伊德冈吉 申请人:Arm有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
