专利名称：压力传感器的制作方法
技术领域：
本实用新型涉及微机电领域，尤其涉及压力传感器。
背景技术：
微机电系统(Microelectro Mechanical Systems,简称MEMS)是在微电子技术基 础上发展起来的多学科交叉的前沿研究领域，是一种采用半导体工艺制造微型机电器件的技术。与传统机电器件相比，MEMS器件在耐高温、小体积、低功耗方面具有十分明显的优势。经过几十年的发展，已成为世界瞩目的重大科技领域之一，它涉及电子、机械、材料、物理学、化学、生物学、医学等多种学科与技术，具有广阔的应用前景。压力传感器是一种将压力信号转换为电信号的换能器。根据工作原理的不同分为压阻式压力传感器和电容式压力传感器。电容式压力传感器的原理为通过压力改变顶部电极和底部电极之间的电容，以此来测量压力。现有技术的压力传感器的制造方法有些与CMOS工艺不能兼容，有些与CMOS工艺的兼容度低。例如2003年11月5日授权公告的公告号为CN1126948C的中国专利公开的“压力传感器”，其制造方法不能与CMOS工艺兼容。
实用新型内容本实用新型解决的问题是现有技术的压力传感器不能与CMOS工艺兼容的问题。为解决上述问题，本实用新型提供一种压力传感器，包括半导体基底，在所述半导体基底内具有控制电路和互连结构，在所述半导体基底上形成有底部电极，所述互连结构将所述底部电极和控制电路电连接；顶部电极，包括顶壁、底壁和侧壁，所述顶壁与所述底部电极相对设置，所述底壁位于所述半导体基底上，所述侧壁连接底壁和顶壁，所述顶部电极和底部电极之间为空腔；介质层，覆盖所述半导体基底和顶部电极，所述介质层具有呈环状的第二开口，所述第二开口隔离出部分所述顶部电极的顶壁，该隔离出的部分顶壁作为压力传感区。可选的，所述半导体基底内还具有另一互连结构，与所述顶部电极电连接；或者，在所述介质层中形成有另一互连结构，在所述顶部电极覆盖半导体基底的部分与所述顶部电极电连接。可选的，所述控制电路为CMOS电路。与现有技术相比，本实用新型具有以下优点本技术方案的压力传感器与半导体基底集成在一起，半导体基底内可以形成有电路结构，这样就可以将压力传感器与其相关的电路结构集成在一起。
图I是本实用新型具体实施例的压力传感器的形成方法的流程示意图；[0016]图2 图9是本实用新型一具体实施例的压力传感器的形成方法的剖面结构示意图；[0017]图10是本实用新型另一具体实施例的压力传感器的剖面结构示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更为明显易懂，
以下结合附图对本实用新型的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本实用新型。但是本实用新型能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广。因此本实用新型不受下面公开的具体实施方式
的限制。图I是本实用新型具体实施例的压力传感器的形成方法的流程示意图，参考图1，本实用新型具体实施例的压力传感器的形成方法包括步骤S11，提供半导体基底，在所述半导体基底内具有控制电路和互连结构，在所述半导体基底上形成有底部电极，所述互连结构将所述底部电极和控制电路电连接；步骤S12，形成牺牲层，覆盖所述底部电极；步骤S13，形成顶部电极，覆盖所述牺牲层的顶面、侧面以及部分所述半导体基底，所述顶部电极具有第一开口，所述第一开口暴露出所述牺牲层；步骤S14，通过所述第一开口去除所述牺牲层，在所述顶部电极和底部电极之间形成空腔；步骤S15，形成介质层，覆盖所述半导体基底和顶部电极，所述介质层具有呈环状的第二开口，所述第二开口隔离出与所述底部电极相对的部分顶部电极，该隔离出的部分顶部电极作为压力传感区。图2 图9是本实用新型具体实施例的压力传感器的形成方法的剖面结构示意图，下面结合参考图I和图2 图9详细说明本实用新型具体实施例的压力传感器的形成方法。结合参考图I和图2，执行步骤SI I，提供半导体基底10，在所述半导体基底内具有互连结构11和控制电路30，在所述半导体基底10上形成有底部电极12，所述互连结构11将所述底部电极12和控制电路30电连接。底部电极12的厚度为O. Iym 4μπι。互连结构11与控制电路30电连接，因此，控制电路30可以通过互连结构11向底部电极12提供电压。另外，在半导体基底10内还可以形成有其他器件结构，例如放大器、数/模转换器、模拟处理电路和/或数字处理电路、接口电路等,形成这些器件结构的方法均可以为CMOS工艺。其中，互连结构11可以包括栓塞和互连线，其具体的结构需要根据实际情况确定，图2中的互连结构11仅起示意作用，并不对本实用新型做出任何限制。底部电极12的材料选自铝、钛、锌、银、金、铜、钨、钴、镍、钽、钼这些金属其中之一或者他们的任意组合；或者，选自多晶硅、非晶硅、多晶锗硅、非晶锗硅这些导电非金属或者他们的任意组合；或者，选自所述金属、导电非金属其中之一以及他们的任意组合与绝缘层的组合；但不限于这些材料，也可以为本领域技术人员公知的其他材料。结合参考图I和图3，执行步骤S12，形成牺牲层13，覆盖所述底部电极12。牺牲层13覆盖底部电极12指牺牲层13覆盖底部电极12的顶面和侧面，而不是仅覆盖底部电极12的顶面。其中，底部电极12与半导体基底10接触的面为底面，与该底面相对的面为顶面，其余的面为侧面。在该实施例中，牺牲层13的材料为非晶碳，但不限于非晶碳，也可以为本领域技术人员公知的其他材料，除此之外牺牲层还可以为其他材料，例如二氧化硅、非晶硅、非晶锗、光阻材料，PI等。在本实施例中形成牺牲层13的方法为利用化学气相沉积方法沉积非晶碳，覆盖半导体基底10和底部电极12，之后利用光刻、刻蚀工艺去除部分非晶碳 ，剩余覆盖底部电极12的非晶碳。具体的，剩余覆盖底部电极12的非晶碳的尺寸根据之后需要形成的顶部电极的尺寸确定。该牺牲层13定义出了顶部电极的位置。结合参考图I和图5，执行步骤S13，形成顶部电极14，覆盖所述牺牲层13的顶面、侧面以及部分所述半导体基底10，所述顶部电极14具有第一开口 15，所述第一开口 15暴露出所述牺牲层13。顶部电极14的厚度为O. 05μπι 4μπι。具体的，形成顶部电极14的方法为参考图4，利用气相沉积方法形成导电层，覆盖所述半导体基底10和牺牲层13，然后，利用光刻、刻蚀工艺去除部分导电层，剩余覆盖牺牲层13的顶面、侧面以及部分所述半导体基底10的导电层；参考图5，利用光刻、刻蚀工艺刻蚀顶部电极14的顶面，在部分顶面区域形成第一开口 15，该第一开口 15暴露出牺牲层13，供之后的工艺中可以通过该第一开口 15去除牺牲层13。在具体实施例中，顶部电极的材料选自铝、钛、锌、银、金、铜、钨、钴、镍、钽、钼这些金属其中之一或者他们的任意组合；或者，选自多晶硅、非晶硅、多晶锗硅、非晶锗硅这些导电非金属或者他们的任意组合；或者，选自所述金属、导电非金属其中之一以及他们的任意组合与绝缘层的组合。但不限于这些材料，也可以为本领域技术人员公知的其他材料。结合参考图I和图6，执行步骤S14，通过所述第一开口 15去除所述牺牲层13，在所述顶部电极14和底部电极12之间形成空腔16。在本实用新型具体实施例中，牺牲层13的材料为非晶碳，去除所述牺牲层13的方法为等离化氧气形成氧等离子体；将所述氧等离子体通入所述第一开口，在温度范围为150°C 450°C的条件下灰化所述非晶碳。在温度范围为150°C 450°C的条件下去除非晶碳可以保证半导体基底10内的控制电路30及互连结构11不受损伤。结合参考图I和图8，执行步骤S15，形成介质层17，覆盖所述半导体基底10和顶部电极14，所述介质层17具有呈环状的第二开口 18，所述第二开口 18隔离出与所述底部电极12相对的部分顶部电极14，该隔离出的部分顶部电极14作为压力传感区。具体实施例中，第二开口 18为环状，因此在图8的剖切位置显示出两个第二开口，将介质层17分为中间部分173和外围部分174，第二开口 18包围的部分为中间部分173，第二开口 18外围的部分为外围部分174，中间部分173和外围部分174分离，中间部分173下的部分顶部电极作为压力传感区。在图8所示的具体实施例中，在介质层17中还形成有另一互连结构19，另一互连结构19在顶部电极14覆盖半导体基底10的部分141与所述顶部电极14电连接。其中，需要说明的是，在图8所示的例子中，另一互连结构19包括插栓191和以及形成在插栓191上的焊垫192，其中插栓191与顶部电极14覆盖半导体基底10的部分141电连接，焊垫192用于与外部电路电连接。介质层17包括第一介质层171和形成在第一介质层上171上的第二介质层172，插栓191形成在第一介质层171中，焊垫192形成在第二介质层172中。但图8所示的另一互连结构19以及介质层17仅起示例作用，不对本实用新型进行任何限制，另一互连结构19的具体结构以及介质层17的具体层数需要根据实际的结构进行确定。下面以图8所示的例子说明具有第二开口 18、另一互连结构19的介质层17的形成方法参考图7，利用化学气相沉积形成第一介质层171，覆盖半导体基底10和顶部电极14 ;对第一介质层171进行光刻、刻蚀工艺形成通孔，在通孔内填充导电材料形成插栓191 ；在插栓191上形成焊垫192 ;利用化学气相沉积形成第二介质层172，覆盖第一介质层171和焊垫192。参考图8，利用光刻、刻蚀工艺在第一介质层171和第二介质层172组成的介质层17中形成第二开口 18。其中，第一介质层171、第二介质层172的材料可以选用氧化硅等本领域技术人员惯用的材料。以上以图8所示的例子说明了形成另一互连结构的方法，在具体应用中，可以根据另一互连结构的具体结构调整形成另一互连结构的形成方法以及介质层的层数。接着，参考图9，利用光刻、刻蚀工艺在第二介质层172中形成第三开口 20，暴露出焊垫192，以使焊垫192可以与外部电路电连接。需要说明的是，图2 图9所示的例子中，第一开口和第二开口的位置、数量不限于图中所示的位置和数量，根据实际需要进行调整。第一开口和第二开口的尺寸也需要根据实际需要进行调整。图7 图9所示的例子中，另一互连结构19为两个，分别与顶部电极14与半导体基底10接触的两个部分141电连接；但具体应用中，不限于具有两个另一互连结构19 ;也可以为一个另一互连结构19，与顶部电极14和半导体基底10接触的两个部分141中的任一个电连接。以上所述的具体实施例中，顶部电极通过位于介质层17中的另一互连结构与外部电路电连接。图10为本实用新型另一实施例的压力传感器的剖面结构示意图，参考图10，本实用新型中，顶部电极14也可以通过位于半导体基底10内的另一互连结构19与外部电路电连接，介质层17中没有与顶部电极14电连接的互连结构。具体的，另一互连结构19也是通过顶部电极14覆盖半导体基底10的部分141与顶部电极14电连接；可以具有两个另一互连结构19，分别与覆盖半导体基底10顶部电极14两个部分141电连接；也可以是具有一个另一互连结构19，与覆盖半导体基底10顶部电极14两个部分141其中一个部分电连接。介质层17为一层，无需配合形成另一互连结构而形成多层结构。其他与第一实施例相同，在此不做赘述。本技术方案的压力传感器的形成方法简单。另外，由于在顶部电极上覆盖有牺牲层，可以防止整个顶部电极暴露在外，容易被氧化腐蚀等造成导电能力变差的问题。参考图9，本实用新型的压力传感器，包括半导体基底10，在所述半导体基底10内具有控制电路30和互连结构11，在所述半导体基底10上形成有底部电极12，所述互连结构11将所述底部电极12和控制电路30电连接；顶部电极14，包括顶壁142、底壁141和侧壁143，所述顶壁142与所述底部电极12相对设置，所述底壁141位于所述半导体基底10上，所述侧壁143连接底壁141和顶壁142，所述顶部电极14和底部电极12之间为空腔16 ；介质层17，覆盖所述半导体基底10和顶部电极14，所述介质层17具有呈环状的 第二开口 18，所述第二开口 18隔离出所述顶部电极的部分顶壁142，该暴露出的部分顶壁作为压力传感区。在具体实施例中，在所述介质层17中形成有另一互连结构19，在所述顶部电极14覆盖半导体基底10的部分与所述顶部电极14电连接。详细描述可以参见以上方法部分相关内容的描述。参考图10,另一实施例中，另一互连结构19位于半导体基底10内，与所述顶部电极14电连接，详细描述可以参见以上方法部分相关内容的描述。关于，顶部电极、底部电极的材料，以及半导体基底的详细内容可以参见以上所述方法部分的相关描述，在此不做赘述。另外，也可以在半导体基底10和介质层17中均形成有另一互连结构。本技术方案的压力传感器与半导体基底集成在一起，半导体基底内可以形成有电路结构，这样就可以将压力传感器与其相关的电路结构集成在一起。本实用新型虽然已以较佳实施例公开如上，但其并不是用来限定本实用新型，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。
权利要求1.一种压力传感器，其特征在于，包括 半导体基底，在所述半导体基底内具有控制电路和互连结构，在所述半导体基底上形成有底部电极，所述互连结构将所述底部电极和控制电路电连接； 顶部电极，包括顶壁、底壁和侧壁，所述顶壁与所述底部电极相对设置，所述底壁位于所述半导体基底上，所述侧壁连接底壁和顶壁，所述顶部电极和底部电极之间为空腔；介质层，覆盖所述半导体基底和顶部电极，所述介质层具有呈环状的第二开口，所述第二开口隔离出所述顶部电极的部分顶壁，该隔离出的部分顶壁作为压力传感区。
2.如权利要求I所述的压力传感器，其特征在于，所述半导体基底内还具有另一互连结构，与所述顶部电极电连接； 或者，在所述介质层中形成有另一互连结构，在所述顶部电极覆盖半导体基底的部分与所述顶部电极电连接。
3.如权利要求I所述的压力传感器，其特征在于，所述控制电路为CMOS电路。
专利摘要一种压力传感器，包括半导体基底，在所述半导体基底内具有控制电路和互连结构，在所述半导体基底上形成有底部电极，所述互连结构将所述底部电极和控制电路电连接；顶部电极，包括顶壁、底壁和侧壁，所述顶壁与所述底部电极相对设置，所述底壁位于所述半导体基底上，所述侧壁连接底壁和顶壁，所述顶部电极和底部电极之间为空腔；介质层，覆盖所述半导体基底和顶部电极，所述介质层具有呈环状的第二开口，所述第二开口隔离出所述顶部电极的部分顶壁，该隔离出的部分顶壁作为压力传感区。本技术方案的压力传感器与CMOS工艺兼容，形成方法简单。
文档编号G01L9/00GK202372297SQ201120541628
公开日2012年8月8日 申请日期2011年12月21日 优先权日2011年12月21日
发明者唐德明, 毛剑宏 申请人:上海丽恒光微电子科技有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
