专利名称：测试夹具及其上盖的制作方法
技术领域：
本发明涉及一种测试夹具，特别是涉及一种可分别对封装芯片以及解封装芯片进行测试的测试夹具。
背景技术：
芯片(chip)利用复杂的半导体工艺技术，在晶片表面形成多个具有特定功能的集成电路，再经过切割成晶粒(die，或称为小片)、封装和测试，才能够被应用于各种电子产品之中。
请参阅图1所示，其为现有封装芯片10的示意图，晶粒经过封装之后称为封装芯片。图1中，封装芯片10主要包括一晶粒12、一基板14、一封装材料16以及多个锡球18。
基板14为非导电材料，其上、下表面分别设有一上导线层142以及一下导线层146，上、下导线层142、146之间利用多个导电栓148穿过基板14而相互电连接，多个锡球18则是结合于下导线层146。
封装时，晶粒12结合于基板14的上表面，晶粒12与上导线层142之间以打线方式互相连接，最后再将封装材料16覆盖于晶粒12、上导线层142之上，而封装之后晶粒12内部的集成电路，则是以基板下方的锡球18做为信号接点，对外进行信号连结。
现有封装芯片于制作完成后，必须置入一连接于电路板上的测试夹具以进行检测。请参阅图2所示，其为现有封装芯片10的测试夹具20示意图。现有测试夹具20包括一底座22以及一上盖24，底座22设有一容置槽221可以使一封装芯片10容置于其中，而在容置槽221的表面则是设有多个测试点223分别与封装芯片10的锡球18相对应，且上述测试点223与一电路板28相连接，用以测试封装芯片10的电性效能。上盖24则是在封装芯片10置入后，盖合于底座22之上，以便对封装芯片10进行测试。
现有测试夹具20的设计，上盖24与底座22间利用卡合机构可以轻易的打开和盖合，因此方便使用者置入和取出封装芯片，使得使用者得以快速的测试多个封装芯片。然而在现有测试夹具20的设计上，由于上盖24盖合底座22后，覆盖整个封装芯片，因此当某一封装芯片的受测结果，证明该封装芯片无法使用时，则无法进一步检测芯片内部何处受损。当芯片确定无法使用时，检测者进一步进行一解封装化(decap)程序，将原先已经封装好的封装芯片解除封装材料，让内部的导线和晶粒得以裸露，之后再藉由探针来检测解封装芯片内部何处受损。由于必须藉由探针来检测解封装芯片内部，故如果测试夹具20的上盖24覆盖整个芯片，将使得探针检测无法进行。
针对此一问题，现有大多采取两种方法解决。一种为将解封装后的芯片直接焊接在电路板28上，而不透过测试夹具20。此一方法虽然最方便检测者利用探针检测，但是由于将解封装后的芯片焊接至电路板28上，容易使得解封装芯片直接受损，导致检测结果不正确。而且电路板28的焊接次数有一定的限制，多次焊接后，电路板28会损坏。另一种为使用无上盖的测试夹具，此种测试夹具将芯片塞入测试夹具后，测试夹具会将芯片卡�。剐酒换岬�。但是此种测试夹具的周边通常设计得很高，所以当检测者利用探针进行测试时，会出现死角，亦即芯片的边缘无法检测到。再者，此种测试夹具将封装芯片卡合于底座内，但解封装后的芯片则由于少了封装材料的保护，因此当放入此类型的测试夹具时，容易造成解封装芯片毁损，而导致测试结果不正确甚至无法测试。
发明内容
因此，本发明提供一种测试夹具，其上盖具有一解封装测试孔，使得检测者得以方便利用探针对解封装后的芯片进行检测。
本发明也提供一种可装卸式的上盖，可应用于现有的测试夹具中，而不需再改变原先使用的测试夹具，可有效节省成本。
本发明一优选实施例为一种测试夹具，装设于一电路板上，以供一封装芯片(chip)置入后进行对该封装芯片的测试。该封装芯片具有一基板、一晶粒(die)以及一封装材料，其中该晶粒设于该基板的上表面，并在该基板的下表面形成多个接点，该封装材料覆盖于该晶粒及该基板之上。该测试夹具包括一底座以及一上盖。底座内设有连接至该电路板的多个测试点，该封装芯片可容置于该底座中，并利用上述接点分别与上述测试点耦合。上盖结合于该底座的上方，其具有一解封装测试孔。该封装芯片可以透过该测试夹具中这些测试点以进行测试，且当该封装芯片去除该封装材料之后，可以利用一探针通过该解封装测试孔对去除该封装材料的该晶粒进行电性测试。
本发明一实施例所提供的上盖，其主体由透明材料的压克力所制成。其上并包括有螺孔，该底座相对应这些螺孔的位置亦设置有相对应的螺孔，该接合元件相对应这些螺孔数量的螺丝，以将该上盖与该底座互相锁和。本发明另一实施例的主体上解封装测试孔的周围经过斜边处理，以方便该探针接触该芯片的该测试部位。
本发明又一实施例还提供一种上盖，其包括至少有公卡勾，该底座相对应于该上盖之处则设置有相对应的母卡勾，该上盖与该底座利用这些公卡勾以及这些母卡勾以互相结合。
藉由本发明的实行，可使得现有测试夹具除了可重复测试芯片外，亦能用以检测解封装后的芯片。且本发明的上盖一方面可将芯片牢固于测试夹具的底座，另一方面提供检测者得以利用探针检测的空间，因此没有现有技术所遭遇的问题。
关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。
图1为现有封装芯片的示意图。
图2为现有封装芯片的测试夹具示意图。
图3为本发明的上盖、底座以及解封装后芯片的示意图。
图4为图3中测试夹具以及解封装芯片的剖面图。
图5为图3中接合元件的第一具体实施例与测试夹具底座的示意图。
图6为图5中测试夹具以及解封装芯片的剖面图。
图7为图3中接合元件的第二具体实施例与测试夹具底座的示意图。
图8为图7中测试夹具以及解封装芯片的剖面图。
简单符号说明10封装芯片12晶粒14基板16封装材料18锡球142 上导线层146 下导线层148 导电栓
20测试夹具22底座24上盖221 容置槽223 测试点 28电路板30测试夹具32上盖302 主体3021 解封装测试孔3023 周围3025 主体的螺孔304 接合元件3041 螺丝3043 公卡勾 34底座343 测试点 345 底座的螺孔347 母卡勾 40解封装芯片402 基板4021 上导线层4023 下导线层4025 导电栓404 晶粒4041 导线406 锡球具体实施方式
本发明乃鉴于现有技术中各种测试夹具不是无法测试解封装后的芯片，就是具有诸多的缺点。因此，本发明特提供一种上盖，可以应用在各种现有的测试夹具中，以使得检测者亦可利用测试夹具来进行解封装后的芯片检测。另外强调一点，本发明的上盖，除可于检测解封装后芯片时替代原上盖外，亦可直接设计为测试底座的上盖，即在进行一般芯片测试时，亦可使用本发明设计的上盖。
请参阅图3及图4，图3为本发明的测试夹具30以及解封装芯片40的示意图，图4为图3中测试夹具30以及解封装芯片40的剖面图。本发明提供一种测试夹具30，装设于一电路板28上。当测试正常芯片时，测试夹具30用以供一封装芯片10置入后进行对封装芯片10的测试。如图1所示，封装芯片10主要包括一晶粒12、一基板14、一封装材料16以及多个锡球18(现有封装芯片10各元件的连结关系以及功能皆如先前技术中所描述)。
本发明和现有技术最大的不同，在于不仅可以针对未解封装的封装芯片10进行测试，如果发现芯片有问题时，本发明也可将有问题的芯片进行解封装程序(decap)，使其成为解封装芯片40，在将其置入本发明的测试夹具30，以供检测者利用探针对解封装芯片30进行后续检测。
如图4所示，解封装芯片40包括了一基板402、一晶粒404以及多个锡球406。基板402为非导电材料，其上、下表面分别设有一上导线层4021以及一下导线层4023，上、下导线层4021、4023之间利用多个导电栓4025穿过基板402而相互电连接，多个锡球406则是结合于下导线层4023。晶粒404结合于基板402的上表面，晶粒404与上导线层4021之间以打线方式互相连接，即以多条导线4041互相连接，而晶粒404内部的集成电路，则是以基板402下方的锡球406做为信号接点，对外进行信号连结。底座34上则具有多个测试点343以使得解封装芯片上的锡球406(即解封装芯片40的信号接点)得以导通至电路板28上的线路，如此一来，检测者便可直接利用探针对解封装芯片40上的导线4041或是晶粒404进行检测。
测试夹具30包括一底座34以及一上盖32，底座34用以置入封装芯片20或是解封装芯片40(图3以及图4中以解封装芯片40为例)，上盖32则用以盖合底座34，使封装芯片20或是解封装芯片40限制于上盖32与底座34之间。
上盖32具有一主体302，以及将主体302盖合至测试夹具30的底座34的接合元件304。主体302可由压克力或是树脂等材料加以制作，在本发明的一具体实施例中，主体302以透明压克力加以制作。在主体302的中间具有解封装测试孔3021，其位置恰好相对应解封装后的芯片40于底座34中的位置(可以只包括晶粒404与用以电连接晶粒404与上导线层4021的导线4041二者在底座34中的位置)。解封装测试孔3021的尺寸通常对应于解封装芯片40的受测部位，即晶粒404以及导线4041。如此一来，当主体302压和解封装芯片40时，芯片40的受测部位仍得以裸露。在图3及图4中，解封装测试孔3021的周围3023并经过斜边处理，使得解封装测试孔3021的四周具有平缓的坡度，如此一来，当检测者利用探针检测解封装芯片40的边缘地带时，就不会受到主体302的干扰，而且探针易较好摆置。上盖32的接合元件304，主要用以将主体302接合至测试夹具的底座34，使得解封装后的芯片40得以限制于上盖32与底座34之间，并紧密地结合底座34中的测试点343。因此，接合元件304的位置基本上不能与解封装芯片40的受测部位(即晶粒404以及导线4041)相互重叠。
由上述可知，本发明利用具有解封装测试孔的上盖以取代现有技术不具有解封装测试孔的上盖。因此，本发明除了可应用于检测正常的封装芯片，亦可应用于检测解封装芯片，而且本发明不需将解封装芯片直接烧焊至电路板，因此不会对电路板及解封装芯片造成伤害。另外本发明仍利用上盖来盖合芯片，因此不会有现有不具上盖的测试夹具可能产生的问题。
接下来将详细说明本发明接合元件的各种实施例。请参阅图5及图6，图5为图3中接合元件304的第一具体实施例、主体302以及底座34的示意图，图6为图5中接合元件304、主体302以及底座34的剖面图。在本发明的此具体实施例中，以螺丝配合螺孔来接合主体302与底座34。因此，主体302其上包括至少二螺孔，在图5及图6中，以四周各一个螺孔3025，共四个螺孔为例。相对应的，底座34在相对应的位置也需设置四个螺孔345，检测者再以四个螺丝3041来锁合主体302以及底座34。
请参阅图7及图8，图7为图3中接合元件304的第二具体实施例、主体302以及底座34的示意图，图8为图7中接合元件304的第二具体实施例、主体302以及底座34的剖面图。在本发明的此具体实施例中，以公卡勾配合母卡勾来卡合主体302与底座34。因此，主体302其上包括至少二公卡勾，在图7以及图8中，以四周各一个公卡勾3043，共四个公卡勾为例。相对应的，底座34在相对应的位置也需设置四个母卡勾347，检测者仅需将主体302向下压和，即可将主体302卡合至底座34。
在此强调一点，本发明接合元件的主要功用，在于密和主体和测试夹具的底座，因此在密和的一前提下，本领域技术人员可藉由本发明的具体实施例而均等推导出多种实施例，但由于此等实施例的技术精神接等同于本发明，于此并不一一赘述。
综合以上所述，本发明的上盖可直接应用于现有测试夹具上，使得现有测试夹具可用以检测解封装后的芯片。此外，本发明亦可直接作为测试一般芯片用的测试夹具。本发明具有上盖和底座的测试夹具设计，而非无上盖式的测试夹具，因此并没有无上盖式的测试夹具所产生的问题。再者，本发明由于提供了检测者较方便的检测空间，因此，检测者可直接应用测试夹具来进行检测解封装后的芯片，不需再将解封装后芯片焊接至电路板，所以本发明可以避免现有技术产生的缺失。
藉由以上优选具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的优选具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范畴内。因此，本发明所申请的权利要求的范畴应该根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。
权利要求
1.一种测试夹具，装设于一电路板上，以供一芯片置入后进行对该芯片的测试，该芯片至少具有一基板与一晶粒，并可再具有一封装材料，其中该晶粒设于该基板的上表面，并在该基板的下表面形成多个接点，该封装材料覆盖于该晶粒及该基板之上，该测试夹具包括一底座，其内设有连接至该电路板的多个测试点，该封装芯片可容置于该底座中，使得上述接点分别与上述测试点耦合；以及一上盖，结合于该底座的上方，其具有一解封装测试孔。
2.如权利要求1所述的测试夹具，该上盖透过其与该芯片的上表面相接触的部份，将该芯片固定于该底座中，且该解封装测试孔的面积小于该芯片的上表面的面积。
3.如权利要求1所述的测试夹具，当该封装芯片去除该封装材料之后，该解封装测试孔可提供对该晶粒进行电性测试的通道。
4.如权利要求1所述的测试夹具，其中该上盖由不导电材料所制成。
5.如权利要求1所述的测试夹具，其中该上盖包括至少二螺孔或两个公卡勾的其中一种，该底座相对应这些螺孔或这些公卡勾的位置亦设置有相对应的螺孔或母卡勾，该上盖与该底座利用相对应这些螺孔数量的螺丝或利用这些公卡勾与这些母卡勾的互相扣合来结合。
6.如权利要求1所述的测试夹具，其中该解封装测试孔的周围经过斜边处理。
7.如权利要求6所述的测试夹具，该解封装测试孔的周围向内倾斜。
8.如权利要求1所述的测试夹具，该解封装测试孔位于该晶粒的上方。
9.如权利要求1所述的测试夹具，该解封装测试孔位于该芯片上表面上的多条导线的上方，该多条导线用以电连接该晶粒与该多个接点。
10.一种上盖，应用于一测试夹具中，该测试夹具装设于一电路板上，并具有一底座以供一芯片置入后进行对该芯片的测试，该芯片具有一基板与一晶粒，并可再具有一封装材料，其中该晶粒设于该基板的上表面，该基板的下表面具有多个接点，该封装材料覆盖于该晶粒及该基板之上，该上盖用以当该封装芯片需经由外部一探针加以测试时，装设于该底座上，以使位于该底座中该封装芯片得以直接接受该探针的检测，该上盖包括一主体，中间具有一解封装测试孔以供置入于该底座中的解封装后的该封装芯片得以裸露；以及一接合元件，用以将该上盖与该底座互相接合，进而将解封装后的该封装芯片限制于该上盖以及该底座间。
11.如权利要求10所述的上盖，其中该主体由不导电材料所制成。
12.如权利要求10所述的上盖，其中该主体由透明不导电材料所制成。
13.如权利要求10所述的上盖，其中该主体上包括至少二螺孔或两个公卡勾的其中一种，该底座相对应这些螺孔或这些公卡勾的位置亦设置有相对应的螺孔或母卡勾，该上盖与该底座利用相对应这些螺孔数量的螺丝或利用这些公卡勾与这些母卡勾的互相扣合来结合。
14.如权利要求10所述的上盖，其中该解封装测试孔的周围经过斜边处理。
15.如权利要求10所述的上盖，该解封装测试孔位于该晶粒的上方。
16.如权利要求10所述的上盖，该解封装测试孔位于该芯片上表面上的多条导线的上方，该多条导线用以电连接该晶粒与该多个接点。
全文摘要
一种测试夹具，用以测试一芯片(chip)，被封装芯片具有一晶粒设于一基板的上表面，多个接点设于基板的下表面，以及一封装材料覆盖于晶粒及基板之上。测试夹具包括一底座以及一上盖，底座表面设有多个测试点，封装芯片可容置于底座中，其多个接点分别与多个测试点耦合，上盖结合于底座的上方，其具有一解封装测试孔，位于芯片的晶粒与周围电路的上方。因此，当封装芯片置于测试夹具内部时，测试夹具可透过测试点直接对封装芯片进行测试，又当封装芯片在去除封装材料之后，测试夹具可利用探针并透过上盖的解封装测试孔对晶粒进行电性测试。
文档编号G01R31/28GK1588636SQ20041008259
公开日2005年3月2日 申请日期2004年9月21日 优先权日2004年9月21日
发明者李政道 申请人:威盛电子股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
