专利名称：一种应用于MOSFETs器件的超高速I<sub>d</sub>-V<sub>g</sub>测试方法
技术领域：
本发明属于金属氧化物半导体晶体管(MOSFET)测试技术领域，具体涉及一种用于高性能MOSFET晶体管器件的Id-Vg测试方法。
背景技术：
随着集成电路中的晶体管尺寸缩小到32 nm节点以下，有关小尺寸器件技术的探索愈发迫切。要实现器件的进一步等比例缩�。匦胪ü捎眯碌牟牧�、工艺或新的器件结构来解决现存制约发展的因素，才能提高晶体管的性能。从Intel公司列出的未来集成电路技术的发展方向中看出，采用新的沟道材料，如III-V族化合物半导体，能有效地提升沟道的载流子迁移率，从而提高集成电路的工作速度，有望在16nm技术节点以下的工艺中。然而，对于各种高工作电流性能MOSFET器件的可靠性测试来说，例如基于III-V族半导体、Ge、石墨烯、各种纳米管、线等结构的MOSFETs，偏压温度引起的不稳定性、高介电常数(high-k)栅介质材料特性无一不与半导体沟道内载流子被介质缺陷快速捕获的活动相关。实际上，载流子被栅介质氧化层或界面缺陷快速捕获而导致的载流子复合问题是影响MOSFET性能的一个非常重要的因素，例如阈值电压的不稳定性、沟道载流子迁移率变差。根据界面陷阱与表面载流子能量位置的差距，一般认为界面陷阱捕获释放载流子时间(反比于捕获界面系数)大约在纳秒级至微秒级。由界面陷阱推及高介电氧化层陷阱，其捕获释放载流子的时间大约在微秒级以上。传统的直流电流电压测试方法通过线性扫描电压测得对应的电流信号从而获得完整的电流-电压(I-V)信息。尽管仪器本身的时钟设置有很大差别，但是通常这一测试过程需要大约几秒钟。因此，直流电流电压测试方法难以完整反映出高工作电流性能的MOSFET器件中载流子与各种陷阱之间的传输活动。因而，急切需要通过可靠快速的测试系统获得准确的载流子活动信息。利用快速Id-Vg (器件的转移特性曲线)的方法来测试high-k介质层的陷阱很早就已经被提出来，有大量的文献采用此方法研究陷阱的快态以及慢态反应。快速Id-Vg—般在MOSFET器件的栅极加载一个快速转换的脉冲信号。当栅极电压从低电平向高电平转换的过程中，由于时间足够短，器件沟道表面的电子还来不及被栅介质的陷阱捕获，从而获得沟道材料的本征电流特性。随着栅极电压转为高电平，栅介质的陷阱逐渐捕获了沟道电子且趋于稳定状态时，沟道表面电势因此而受到影响，使得沟道电流逐渐减小直至趋于稳定。然而，关于此方法的不足，尤其是应用于大面积的超高性能器件(如基于III-V族半导体、Ge、石墨烯、各种纳米管、线结构等MOSFETs器件)测量时，却很少有工作讨论。如果不对这些情况加以分析，而直接应用此方法往往会造成比较严重的误差，难以区分各种缺陷对器件性能的影响，有时甚至会得出错误的结论。为此，本发明方法提出了一种改进的快速Id-Vg测试方法，以便应用在高电流性能MOSFETs晶体管上high-k栅介质可靠性方面的研究
发明内容
本发明的目的在于提供一种能够精确测量高速MOSFET器件Id-Vg特性的方法。本发明的超高速Id-Vg测试方法，针对在实际器件进行高频测试时，不再可忽略器件的位移电流信号，必须对该信号进行修正，以便精确地测量其上的high-k介质或界面处的缺陷对器件电学性能的影响。其特征在于对晶体管性能测试时的信号进行同步处理，以及对位移电流信号造成的误差进行修正。所述的超高速Id-Vg测试方法，是在测试回路中用一个接近晶体管开态电阻阻值的片状电阻代替待测晶体管，测得两路脉冲信号栅极电压脉冲信号和漏极电流经过Op电流电压放大器放大后的电压信号，从而进行信号同步的修正。所述的超高速Id-Vg测试方法，是在同一实验平台上设置电源电压为零时，测得晶体管的位移电流信号，从而进行位移电流造成的误差修正。所述的超高速Id-Vg测试方法，具体步骤包括
(1)设计一个运算(Op)电流电压放大器。其放大倍数及带宽根据需要设定，如放大倍数为500，带宽为30 MHz等；
(2)用一个接近晶体管开态电阻阻值的片状电阻代替晶体管，测量栅极脉冲信号和输出脉冲信号之间的相对延时时间；
(3)电源电压设置为零，晶体管栅极维持同样的脉冲信号，测得晶体管的位移电流误差信号；
(4)在预测的电流信号上进行位移电流误差信号的修正和相对延时时间的修正；
(5)对应栅极电压和漏极电流脉冲信号，转换成Id-Vg关系曲线。本发明具有以下优点
(1)自制的片状电阻简单可靠，易于在半导体探针台上实现，效果非常显著，成本却几乎为零。(2)信号修正以及信号同步的步骤非常简单有效，易实现。(3)在面积为100 μ m2级别以上、沟道开态电阻仅为37 Ω的III-V族nMOSFETs上，最终可以测到氧陷阱捕获载流子快至5 ns以上的响应。本发明适用于以III-V族半导体、锗、石墨烯、各种纳米管、线等结构为载流子沟道的高电流性能MOSFETs晶体管上高介电常数栅介质可靠性方面的研究。
图1本发明超高速Id-Vg的测试方法的电路设计。图2本发明超高速Id-Vg的测试方法的位移电流修正效果示意图。图3本发明超高速Id-Vg的测试方法的测试极限示意图。
具体实施例方式下面参考附图描述本发明的实施方式。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。首先，描述本发明的电路设计。图1表示本发明的电路结构。脉冲发生器(101)产生的信号经过探针后，提供合适的栅电压脉冲信号(106)至高性能的MOSFET晶体管(103)上。数字示波器(105)的带宽为1 GHz。为了在纳秒级快速上升或下降沿采集到足够多的数据点，示波器(10 采样速率设置为4 GS/s。栅电压脉冲信号(106)的上升沿、下降沿时间以及占空比都是可调的。电源电压(102)在MOSFET晶体管(103)上加载需要的电压信号。MOS晶体管(103)对应的漏电流信号(108)经过自设计的Op放大器(104)无失真放大滤波后转化成电压信号(109)，输入至数字示波器(105)。同时脉冲发生器(101)发出的栅电压脉冲信号(106)也输入至示数字波器(105)作为背景信号。在整个电路系统中建立了公共地(110)。在电路连接时，保证Op放大器(104)漏极电势与公共地(110)保持一致。如图1所示，到达示波器(105)的有两路信号栅极电压脉冲信号(106)和漏极电流(108)经过Op电流电压放大器(104)放大后的电压信号(109)。为了精确提取Id-Vg的数据关系，必须得保证两路信号的同步性。而后者经过MOSFET (103)和Op放大器(104)后，相比前者有了一定的时间延时。为了精确的估算两个信号之间的延时，在回路中用一个片状电阻器代替器件MOSFET (10 。这样两路信号均为标准脉冲信号，取对应的上升沿一半的时间点计算得到回路的延时时间。每次改变栅极电压脉冲信号时，均先用此电阻测得两路信号的延时时间，以便修正两路信号的时间差，保证电压与电流信号的同步，得到准确的Id-Vg曲线。图2给出了位移电流修修正前后的对比效果。测试的MOS晶体管(103)为Al2O3/In0.53Ga0.47As NMOSFETs，栅长为1 μ m，栅宽为100 μ m。栅极脉冲电压信号Vg (106)如图2深蓝色曲线所示，低电平为-1 V，高电平为4 V，上升沿下降沿为100 ns，周期为1 μ s，占空比为50%。浅蓝色曲线是电源电压(102)为-5 mV时的沟道电流信号(108)，位移电流信号定义为电源电压(102)为0 V时测得的信号，如图中红色曲线所示。很明显，相比测得的沟道电流信号(108)，位移电流信号已经几乎和测得的电流信号在同一个数量级上了，而且造成测得的电流信号(108)失真非常严重。对位移电流进行修正以后，如图2粉色曲线所示，电流信号(108)曲线正如MOSFET转移特性曲线形状。为了进一步证实了位移电流误差修正的效果，将电源电压(102)设置为-50 mV时采用同样的步骤测得沟道电流信号(108)。由于电源电压(102)为-5 mV和-50 mV时，晶体管均处于线性区域，所以其对应的沟道电流信号(109)应该相差10倍。正如假设的那样，如图绿色曲线所示是电源电压(102)为-50 mV时测得的沟道电流信号(108)的0. 099倍，与电源电压(10 为_5 mV时测得的沟道电流信号(108)吻合良好。这一与理论假设吻合良好的线性特性进一步证实了位移电流误差修正的准确效果。由于使用同一套设备、同一个栅极电压波形测试，所以此位移电流测试方法是比较简单、准确和有效的。图3是上升沿下降沿时间减小为50 ns时MOS晶体管(103)的电流脉冲信号。显然，修正后得到的电流脉冲信号低电平与高电平之间能够迅速转换，没有任何失真存在。由此也证明了上述的高频电路修正是非常有效的。上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实施例和附图，但是本领域的技术人员可以理解在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。
权利要求
1.一种应用于MOSFET晶体管的超高速Id-Vg测试方法，包括对晶体管性能测试时的信号进行同步处理，以及对位移电流信号造成的误差进行修正；其特征在于是在测试回路中用一个接近晶体管开态电阻阻值的片状电阻代替待测晶体管，测得两路脉冲信号栅极电压脉冲信号和漏极电流经过Op电流电压放大器放大后的电压信号，从而进行信号同步的修正；并且在同一实验平台上设置电源电压为零时，测得晶体管的位移电流信号，从而进行位移电流造成的误差修正。
2.根据权利要求1所述的超高速Id-Vg测试方法，其特征在于具体步骤包括(1)设计一个运算(Op)电流电压放大器；(2)用一个接近晶体管开态电阻阻值的片状电阻代替晶体管，测量栅极脉冲信号和输出脉冲信号之间的相对延时时间；(3)电源电压设置为零，晶体管栅极维持同样的脉冲信号，测得晶体管的位移电流误差信号；(4)在预测的电流信号上进行位移电流误差信号的修正和相对延时时间的修正；(5)对应栅极电压和漏极电流脉冲信号，转换成Id-Vg关系曲线。
全文摘要
本发明属于金属氧化物半导体晶体管测试技术领域，具体涉及一种用于高性能MOSFET晶体管器件的Id-Vg测试方法。该方法是在测试回路中用一个接近晶体管开态电阻阻值的片状电阻代替待测晶体管，测得两路脉冲信号栅极电压脉冲信号和漏极电流经过Op电流电压放大器放大后的电压信号，从而进行信号同步的修正；并且在同一实验平台上设置电源电压为零时，测得晶体管的位移电流信号，从而进行位移电流造成的误差修正。本发明方法操作简单、几乎零成本，但是效果显著，测试精确，适用于以III-V族半导体、锗、石墨烯、各种纳米管、线等结构为载流子沟道的高电流性能MOSFETs晶体管上高介电常数栅介质可靠性方面的研究。
文档编号G01R31/26GK102565660SQ20121000091
公开日2012年7月11日 申请日期2012年1月4日 优先权日2012年1月4日
发明者卢红亮, 周鹏, 孙清清, 张卫, 王晨, 王鹏飞 申请人:复旦大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
