专利名称：用ldmos器件实现的电流采样电路的制作方法
技术领域：
本发明涉及一种半导体集成电路，特别是涉及一种用LDMOS器件实现的电流采样电路。
背景技术：
LDMOS器件为一种高耐压场效应管，能用于形成电流采样电路。如图1所示，是现有用LDMOS器件实现的电流采样电路的示意图。现有用LDMOS器件实现的电流采样电路包括电流采样用LDMOS器件I和电流对比用LDMOS器件2，电流采样用LDMOS器件I和电流对比用LDMOS器件2的栅极3共接、漏端4共接、源端5A、5B分开接出。从图1中可以看出，电流采样用LDMOS器件I和电流对比用LDMOS器件2的衬底之间还有一个寄生衬底串联电阻10。如图2所示，是现有用LDMOS器件实现的电流采样电路的版图结构示意图。虚线方框6所示区域为电流对比用LDMOS器件2的形成区域，虚线方框7所示区域为电流采样用LDMOS器件I的形成区域。所述电流采样用LDMOS器件I的源区9和所述电流对比用LDMOS器件2的源区8都形成于所述栅极13的外侧。所述电流采样用LDMOS器件I和电流对比用LDMOS器件2的漏区漂移区11和漏区12是共用的。所述漏区漂移区11由多根条形结构并行排列并首尾相连组成，且呈一封闭式结构。在所述漏区漂移区11的封闭式结构内侧为所述漏区12。在所述栅极13和所述漏区12之间的所述漏区漂移区11上方形成有场氧化隔离层，所述栅极13由多晶硅组成，所述栅极13的多晶硅还延伸到所述场氧化隔离层上，延伸部分为靠近源区一侧的多晶硅场板；在靠近所述漏区12的一侧的所述场氧化隔离层上也形成有另一多晶硅场板14。所述栅极13和所述多晶硅场板14也都为封闭式结构，分别和所述漏区漂移区11的外侧和内侧边沿的围绕结构相同。图2中可以看出，所述电流采样用LDMOS器件I的源区9和所述电流对比用LDMOS器件2的源区8的P型阱都是形成于P型硅衬底上，且都位于所述栅极13的外侧，二者之间没有隔离结构，这样在所述源区8和所述源区9之间会形成一寄生衬底串联电阻10。所述漏区12、所述栅极13、所述源区9和所述源区8分别和金属连线引出形成如图1所示的所述漏端4、所述栅极4和所述源端 5A、5B。使用上述现有用LDMOS器件实现的电流采样电路进行采用时，漏端需要接到很高电压，有的应用要接到超过600V，由于所述寄生衬底串联电阻10的存在，在正常工作时，两个源端5A和5B之间会存在有很大漏电而引起损耗。
发明内容
本发明所要解决的技术问题是提供一种用LDMOS器件实现的电流采样电路，能使电流采样用的第一 LDMOS器件和电流对比用的第二 LDMOS器件之间完全隔离，消除第一LDMOS器件和第二 LDMOS器件的源端之间的漏电。为解决上述技术问题，本发明提供一种用LDMOS器件实现的电流采样电路，电流采样电路包括电流采样用的第一 LDMOS器件和电流对比用的第二 LDMOS器件，所述第一LDMOS器件和所述第二 LDMOS器件的栅极共接、漏端共接、源端分开接出。在P型硅衬底上形成有一第一 N型注入区，所述第一 N型注入区的将所述第一LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包围起来，使所述第一 P型阱和所述第二 P型阱互相由PN结完全隔离开。在所述第一 P型阱中形成有所述第一 LDMOS器件的源区；所述第一 P型阱上覆盖有所述第一 LDMOS器件的栅极，所述第一 P型阱的被该栅极覆盖区域为形成所述第一 LDMOS器件的沟道的区域；所述第一 LDMOS器件的漏区形成于第二 N型注入区中，位于所述第一 P型阱和所述第一 LDMOS器件的漏区间的所述第二 N型注入区组成所述第一 LDMOS器件的漏区漂移区。在所述第二 P型阱中形成有所述第二 LDMOS器件的源区；所述第二 P型阱上覆盖有所述第二 LDMOS器件的栅极，所述第二 P型阱的被该栅极覆盖区域为形成所述第二 LDMOS器件的沟道的区域；所述第二 LDMOS器件的漏区形成于所述第二 N型注入区中，位于所述第
二P型阱和所述第二 LDMOS器件的漏区间的所述第二 N型注入区组成所述第二 LDMOS器件的漏区漂移区。在俯视平面上，所述电流采样电路的版图结构为:所述第一 LDMOS器件位于中间位置，所述第一 LDMOS器件的源区被一首尾相连的呈闭合图形结构的栅极围绕在中间，所述第一 LDMOS器件的漏区漂移区呈条形结构、且所述第一 LDMOS器件的栅极和源区都处于所述第一 LDMOS器件的漏区漂移区中，在所述第一LDMOS器件的漏区漂移区的两侧为所述第一 LDMOS器件的两根呈条形结构的漏区。所述第二 LDMOS器件由多根条形单元并联连接形成，各所述条形单元的源区、漏区漂移区、漏区都为相同的条形结构，最内侧的两个所述条形单元的漏区分别和所述第一LDMOS器件的两个条形漏区共用；从所述第一 LDMOS器件的两个条形漏区开始往外，各所述条形单元按照:漏区、漏区漂移区、源区、漏区漂移区、漏区的排列方式依次往外排列；各所述条形单元的漏区漂移区以及所述第一 LDMOS器件的漏区漂移区连接在一起呈一首尾相连的封闭式结构，并将所述第二 LDMOS器件的漏区封闭于所述封闭式结构的里侧、而所述第二 LDMOS器件的源区则位于所述封闭式结构的外侧。进一步的改进是，所述第一 LDMOS器件的栅极的闭合图形结构为跑道型形状、或环状，且所述第一 LDMOS器件的栅极的闭合图形结构的长轴方向沿着所述第一 LDMOS器件的漏区漂移区的长边方向；在所述第一 LDMOS器件的栅极的沿长轴方向的弧形头部处的所述第一 LDMOS器件的漏区漂移区中形成有一缓冲耐压区，所述缓冲耐压区由未形成所述第
二N型注入区的所述P型硅衬底组成，而所述缓冲耐压区外部的所述第一 LDMOS器件的漏区漂移区全部由所述第二 N型注入区组成。进一步的改进是，各所述条形单元的漏区漂移区以及所述第一 LDMOS器件的漏区漂移区形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极也按照各所述漏区漂移区的连接方式连接在一起，各所述条形单元的栅极的连接处也呈弧形结构，各所述条形单元的栅极的弯向所述源区一侧的弧形连接处对应的各所述条形单元的漏区漂移区中分别形成有一缓冲耐压区，所述缓冲耐压区由未形成所述第二 N型注入区的所述P型硅衬底组成，而所述缓冲耐压区外部的其它各所述条形单元的漏区漂移区全部由所述第二N型注入区组成。进一步的改进是，所述第一 N型注入区为所述第二 N型注入区的一部分、且所述第一 N型注入区是由延伸到所述第一 LDMOS器件和所述第二 LDMOS器件的源区一侧并将所述第一 P型阱和所述第二 P型阱完全包围起来的所述第二 N型注入区组成。进一步的改进是，所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅极都是由多晶硅组成，组成所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅极的多晶硅之间是独立的，所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅极之间通过金属连线连接在一起。本发明通过将电流采样用的第一 LDMOS器件和电流对比用的第二 LDMOS器件的P型阱都用N型注入区包围，并将第一 LDMOS器件的源区用栅极围绕并置于整个电流采样电路的中间，同时将第一 LDMOS器件的漏区和第二 LDMOS器件的漏区进行共用，将第二 LDMOS器件的漏区漂移区和第一 LDMOS器件的漏区漂移区连接在一起呈一首尾相连的封闭式结构，使第二 LDMOS器件的漏区封闭于封闭式结构的里侧、第二 LDMOS器件的源区则位于封闭式结构的外侧，从而能实现两个LDMOS器件之间的完全隔离，消除第一 LDMOS器件和第二LDMOS器件的源端之间的漏电。
下面结合附图和具体实施方式
对本发明作进一步详细的说明:图1是现有用LDMOS器件实现的电流采样电路的示意图；图2是现有用LDMOS器件实现的电流采样电路的版图结构示意图；图3是本发明实施例用LDMOS器件实现的电流采样电路的示意图；图4是本发明实施例用LDMOS器件实现的电流采样电路的版图结构示意图；图5是沿图4中的AA线的器件的剖面结构图；图6是沿图4中的BB线的器件的剖面结构图；图7是沿图4中的CC线的器件的剖面结构图。
具体实施例方式如图3所示，是本发明实施例用LDMOS器件实现的电流采样电路的示意图。本发明实施例用LDMOS器件实现的电流采样电路包括电流采样用的第一 LDMOS器件301和电流对比用的第二 LDMOS器件302，所述第一 LDMOS器件301和所述第二 LDMOS器件302的栅端303共接、漏端304共接、源端305a和305b分开接出。如图4所示是本发明实施例用LDMOS器件实现的电流采样电路的版图结构示意图；如图5至图7所示，分别是沿图4中的AA线、BB线和CC线的器件的剖面结构图。图4中虚线方框201所示区域为第一 LDMOS器件301的形成区域，虚线方框202所示区域为所述第二 LDMOS器件302的形成区域。在P型硅衬底101上形成有一第一 N型注入区102，所述第一 N型注入区102是由用于形成器件的漏区漂移区205的第二 N型注入区102延伸到器件的源区一端而形成的，在本发明实施例中所述第一 N型注入区102和所述第二 N型注入区102是一个整体，都用相同的标记。
所述第一 N型注入区102的将所述第一 LDMOS器件301的第一 P型阱103a和所述第二 LDMOS器件302的第二 P型阱103都包围起来，使所述第一 P型阱103a和所述第二P型阱103互相由PN结完全隔离开。在所述第一 P型阱103a中形成有所述第一 LDMOS器件301的源区210 ;所述第一P型阱103a上覆盖有所述第一 LDMOS器件301的栅极209，所述第一 P型阱103a的被该栅极209覆盖区域为形成所述第一 LDMOS器件301的沟道的区域；所述第一 LDMOS器件301的漏区206形成于第二 N型注入区102中，位于所述第一 P型阱103a和所述第一 LDMOS器件301的漏区206间的所述第二 N型注入区102组成所述第一 LDMOS器件301的漏区漂移区 205。在所述第二 P型阱103中形成有所述第二 LDMOS器件302的源区203 ;所述第二P型阱103上覆盖有所述第二 LDMOS器件302的栅极204，所述第二 P型阱103的被该栅极204覆盖区域为形成所述第二 LDMOS器件302的沟道的区域；所述第二 LDMOS器件302的漏区206形成于所述第二 N型注入区102中，位于所述第二 P型阱103和所述第二 LDMOS器件302的漏区206间的所述第二 N型注入区102组成所述第二 LDMOS器件302的漏区漂移区 205。在俯视平面上，所述电流采样电路的版图结构为:所述第一 LDMOS器件301位于中间位置，所述第一 LDMOS器件301的源区210被一首尾相连的呈闭合图形结构的栅极209围绕在中间。本发明实施例中，所述第一 LDMOS器件301的栅极209的闭合图形结构为跑道型形状，当然也能用环状或其它的闭合图形进
行替换。所述第一 LDMOS器件301的漏区漂移区205呈条形结构、且所述第一 LDMOS器件301的栅极209和源区都处于所述第一 LDMOS器件301的漏区漂移区205中，在所述第一LDMOS器件301的漏区漂移区205的两侧为所述第一 LDMOS器件301的两根呈条形结构的漏区206。所述第一 LDMOS器件301的栅极209的闭合图形结构的长轴方向沿着所述第一LDMOS器件301的漏区漂移区205的长边方向；在所述第一 LDMOS器件301的栅极209的沿长轴方向的弧形头部处的所述第一 LDMOS器件301的漏区漂移区205中形成有一缓冲耐压区208，所述缓冲耐压区208由未形成所述第二 N型注入区102的所述P型硅衬底101组成，而所述缓冲耐压区208外部的所述第一 LDMOS器件301的漏区漂移区205全部由所述第二 N型注入区102组成。所述第二 LDMOS器件302由多根条形单元并联连接形成，各所述条形单元的源区203、漏区漂移区205、漏区206都为相同的条形结构，最内侧的两个所述条形单元的漏区206分别和所述第一 LDMOS器件301的两个条形漏区206共用；从所述第一 LDMOS器件301的两个条形漏区206开始往外，各所述条形单元按照:漏区206、漏区漂移区205、源区203、漏区漂移区205、漏区206的排列方式依次往外排列。各所述条形单元的漏区漂移区205以及所述第一 LDMOS器件301的漏区漂移区205连接在一起呈一首尾相连的封闭式结构，该首尾相连的封闭式结构即为:当前的条形单元的漏区漂移区205的一端和与其平行的前一条形单元的漏区漂移区205的同侧的一端相连，当前的条形单元的漏区漂移区205的另一端和与其平行的下一条形单元的漏区漂移区205的同侧的一端相连，最后两边最外侧的两个条形单元的漏区漂移区205都处于同一端并相连。所述漏区漂移区205连接形成的所述封闭式结构将所述第二 LDMOS器件302的漏区206封闭于所述封闭式结构的里侧、而所述第二 LDMOS器件302的源区203则位于所述封闭式结构的外侧。各所述条形单元的漏区漂移区205以及所述第一 LDMOS器件301的漏区漂移区205形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极204也按照各所述漏区漂移区205的连接方式连接在一起，各所述条形单元的栅极204的连接处也呈弧形结构，各所述条形单元的栅极204的弯向所述源区203 —侧的弧形连接处对应的各所述条形单元的漏区漂移区205中分别形成有一缓冲耐压区208，所述缓冲耐压区208由未形成所述第二 N型注入区102的所述P型硅衬底101组成，而所述缓冲耐压区208外部的其它各所述条形单元的漏区漂移区205全部由所述第二 N型注入区102组成。所述第一 LDMOS器件301的栅极209和所述第二 LDMOS器件302的栅极204都是由多晶硅组成，组成所述第一 LDMOS器件301的栅极209和所述第二 LDMOS器件302的栅极204的多晶硅之间是独立的，所述第一 LDMOS器件301的栅极209和所述第二 LDMOS器件302的栅极204之间通过金属连线连接在一起并形成栅端303引出。在所述栅极204和209和所述漏区206之间的所述漏区漂移区205上方形成有场氧化隔离层105，所述栅极204和209的多晶硅还延伸到所述场氧化隔离层105上，延伸部分为靠近源区一侧的多晶硅场板。在靠近所述漏区206的一侧的所述场氧化隔离层105上也形成有另一多晶硅场板207。所述第二 LDMOS器件302的栅极204和所述多晶硅场板207也都为封闭式结构，分别和所述漏区漂移区205的外侧和内侧边沿的围绕结构相同。如图5所示，是沿图4中的AA线的器件的剖面结构图；显示了所述第二 LDMOS器件302的一个条形单元的剖面结构。所述漏区206由形成于第二 N型注入区102中的所述N+区107组成；所述源区203由形成于所述第二 P型阱103中的N+区106组成，所述第二 P型阱103中还形成P+区108，所述P+区108和所述N+区106连接在一起并一起组成所述源端。在所述漏区漂移区205中，位于所述场氧化隔离层105下方形成有一 P型注入区104，在所述漏区206加高压时，P型注入区104提供空穴更容易和N型漂移区205中的电子中和，产生耗尽区以提高漏区206耐压。在所述源区203下也形成有P型注入区104a，所述P型注入区104a和所述P型注入区104保持一定距离。所述栅极204及其延伸形成的多晶硅场板会覆盖到所述P型注入区104a和所述P型注入区104。靠近漏区206的所述多晶硅场板207也覆盖到所述P型注入区104。还包括一层间膜109，所述层间膜109将器件的底部结构都覆盖，如覆盖了所述栅极204、多晶硅场板207、源区203和漏区206以及所述场氧化隔离层105。在所述层间膜109中形成有接触孔分别和所述栅极204、多晶硅场板207、源区203和漏区206连接。在所述层间膜109中形成有金属层。所述源区203最后通过金属111引出，所述漏区207通过金属112引出。在所述金属111的旁侧还形成有金属场板113，所述金属场板113和所述栅极204相连接；所述金属场板113和所述栅极204连在一起，既形成金属场版，又因为和栅极并联而降低栅极电阻。所述多晶硅场板207也和所述金属112连接。如图6所示，是沿图4中的BB线的器件的剖面结构图；显示了所述第二 LDMOS器件302的一个条形单元和所述第一 LDMOS器件301的剖面结构。所述第二 LDMOS器件302的结构和如图5所示的相同。所述第一 LDMOS器件301的结构为:所述漏区206和所述第二 LDMOS器件302的漏区206共用。由形成于第二 N型注入区102中的所述N+区107组成；所述源区210由形成于所述第一 P型阱103a中的N+区106a组成，所述第二 P型阱103a中还形成P+区，该P+区和所述N+区106a连接在一起并
一起组成源端。在所述源区210下也形成有P型注入区104b，所述P型注入区104b和所述P型注入区104保持一定距离。所述栅极209及其延伸形成的多晶硅场板会覆盖到所述P型注入区104b和所述P型注入区104。所述源区210最后也通过金属层引出，在所述源区210的引出金属层的旁侧还形成有金属场板113a,所述金属场板113a和所述栅极209相连接；所述金属场板113a和所述栅极209连在一起，既形成金属场版，又因为和栅极并联而降低栅极电阻。如图7所示，分别是沿图4中的CC线的器件的剖面结构图，可以看出，所述缓冲耐压区208由未形成所述第二 N型注入区102的所述P型硅衬底101组成，而所述缓冲耐压区208外部的其它各所述条形单元的漏区漂移区205全部由所述第二N型注入区102组成。形成于所述缓冲耐压区208周侧的所述漏区漂移区205中的所述P型注入区104都延伸到所述缓冲耐压区208中。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种用LDMOS器件实现的电流采样电路，其特征在于:电流采样电路包括电流采样用的第一 LDMOS器件和电流对比用的第二 LDMOS器件，所述第一 LDMOS器件和所述第二LDMOS器件的栅极共接、漏端共接、源端分开接出； 在P型硅衬底上 形成有一第一 N型注入区，所述第一 N型注入区的将所述第一 LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包围起来，使所述第一 P型阱和所述第二 P型阱互相由PN结完全隔离开； 在所述第一 P型阱中形成有所述第一 LDMOS器件的源区；所述第一 P型阱上覆盖有所述第一 LDMOS器件的栅极，所述第一 P型阱的被该栅极覆盖区域为形成所述第一 LDMOS器件的沟道的区域；所述第一 LDMOS器件的漏区形成于第二 N型注入区中，位于所述第一 P型阱和所述第一 LDMOS器件的漏区间的所述第二 N型注入区组成所述第一 LDMOS器件的漏区漂移区； 在所述第二 P型阱中形成有所述第二 LDMOS器件的源区；所述第二 P型阱上覆盖有所述第二 LDMOS器件的栅极，所述第二 P型阱的被该栅极覆盖区域为形成所述第二 LDMOS器件的沟道的区域；所述第二 LDMOS器件的漏区形成于所述第二 N型注入区中，位于所述第二P型阱和所述第二 LDMOS器件的漏区间的所述第二 N型注入区组成所述第二 LDMOS器件的漏区漂移区； 在俯视平面上，所述电流采样电路的版图结构为: 所述第一 LDMOS器件位于中间位置，所述第一 LDMOS器件的源区被一首尾相连的呈闭合图形结构的栅极围绕在中间，所述第一 LDMOS器件的漏区漂移区呈条形结构、且所述第一LDMOS器件的栅极和源区都处于所述第一 LDMOS器件的漏区漂移区中，在所述第一 LDMOS器件的漏区漂移区的两侧为所述第一 LDMOS器件的两根呈条形结构的漏区； 所述第二 LDMOS器件由多根条形单元并联连接形成，各所述条形单元的源区、漏区漂移区、漏区都为相同的条形结构，最内侧的两个所述条形单元的漏区分别和所述第一 LDMOS器件的两个条形漏区共用；从所述第一 LDMOS器件的两个条形漏区开始往外，各所述条形单元按照:漏区、漏区漂移区、源区、漏区漂移区、漏区的排列方式依次往外排列；各所述条形单元的漏区漂移区以及所述第一 LDMOS器件的漏区漂移区连接在一起呈一首尾相连的封闭式结构，并将所述第二 LDMOS器件的漏区封闭于所述封闭式结构的里侧、而所述第二LDMOS器件的源区则位于所述封闭式结构的外侧。
2.按权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于:所述第一LDMOS器件的栅极的闭合图形结构为跑道型形状、或环状，且所述第一 LDMOS器件的栅极的闭合图形结构的长轴方向沿着所述第一 LDMOS器件的漏区漂移区的长边方向；在所述第一LDMOS器件的栅极的沿长轴方向的弧形头部处的所述第一 LDMOS器件的漏区漂移区中形成有一缓冲耐压区，所述缓冲耐压区由未形成所述第二 N型注入区的所述P型硅衬底组成，而所述缓冲耐压区外部的所述第一 LDMOS器件的漏区漂移区全部由所述第二 N型注入区组成。
3.按权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于:各所述条形单元的漏区漂移区以及所述第一 LDMOS器件的漏区漂移区形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极也按照各所述漏区漂移区的连接方式连接在一起，各所述条形单元的栅极的连接处也呈弧形结构，各所述条形单元的栅极的弯向所述源区一侧的弧形连接处对应的各所述条形单元的漏区漂移区中分别形成有一缓冲耐压区，所述缓冲耐压区由未形成所述第二 N型注入区的所述P型硅衬底组成，而所述缓冲耐压区外部的其它各所述条形单元的漏区漂移区全部由所述第二 N型注入区组成。
4.按权利要求1或2或3所述用LDMOS器件实现的电流采样电路，其特征在于:所述第一 N型注入区为所述第二 N型注入区的一部分、且所述第一 N型注入区是由延伸到所述第一 LDMOS器件和所述第二 LDMOS器件的源区一侧并将所述第一 P型阱和所述第二 P型阱完全包围起来的所述第二 N型注入区组成。
5.按权利要求1或2或3所述用LDMOS器件实现的电流采样电路，其特征在于:所述第一LDMOS器件的栅极和所述第二 LDMOS器件的栅极都是由多晶硅组成，组成所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅极的多晶硅之间是独立的，所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅 极之间通过金属连线连接在一起。
全文摘要
本发明公开了一种用LDMOS器件实现的电流采样电路，电流采样用的第一LDMOS器件和电流对比用的第二LDMOS器件的P型阱都用N型注入区包围，第一LDMOS器件的源区用栅极围绕并置于整个电流采样电路的中间；第一LDMOS器件的漏区和第二LDMOS器件的漏区为共用结构，第二LDMOS器件的漏区漂移区和第一LDMOS器件的漏区漂移区连接在一起呈一首尾相连的封闭式结构，第二LDMOS器件的漏区封闭于封闭式结构的里侧、第二LDMOS器件的源区则位于封闭式结构的外侧。本发明能实现两个LDMOS器件之间的完全隔离，消除第一LDMOS器件和第二LDMOS器件的源端之间的漏电。
文档编号G01R15/14GK103091533SQ20111034268
公开日2013年5月8日 申请日期2011年11月3日 优先权日2011年11月3日
发明者金锋, 朱丽霞 申请人:上海华虹Nec电子有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
