专利名称：一种jtag调测电路和系统的制作方法
技术领域：
本实用新型涉及调测电路领域，尤其是指一种联合测试行动小组(JTAG，JointTest Action Group)调测电路。
背景技术：
随着电路技术进入超大规模集成(VLSI, Very Large Scale Integration)时代，VLSI电路的高度复杂性以及多层印制板、表面贴装(SMT，Surface Mounted Technology)、圆片规模集成(WSI,Wafer Scale Integration)和多芯片�？�(MCM,Multi Chip Module)技术在电路系统中的应用，使得电路节点的物理可访问性正逐步削弱以至于消失，电路和系统的可测试性急剧下降，测试开销在电路和系统总开销中所占的比例不断上升，常规的测试方法正面临着严峻的考验。测试算法的研究和测试实践证明了以下事实:对一个不具有可测试性的电路进行测试是徒劳的，只有提高电路的可测试性，才能使电路的测试问题得到简化并最终得到解决。针对硬件测试所面临的严峻考验，边界扫描(BS，Boundary Scan)技术应运而生。边界扫描测试是在20世纪80年代中期作为解决印制电路板(PCB，Printed CircuitBoard)物理访问问题的JTAG接口发展起来的,该问题是新的封装技术导致电路板装配日益拥挤所产生的。边界扫描在芯片级层次上嵌入测试电路，以形成全面的电路板级测试协议。利用边界扫描(主要指1990年以来的行业标准IEEE1149.1)，甚至能够对最复杂的装配进行测试、调试、并在系统设备编程，进而诊断出硬件问题。相关技术中，JTAG测试主要是基于如图1的电路进行测试的，BS器件为边界扫描器件，JTAG测试接口的JTAG测试时钟(JTAG_TCK，JTAG TEST CLOCK)信号输出管脚与隔离保护器件中相应的管脚连接，所述隔离保护器件中输出经缓冲器后JTAG测试时钟BUF_JTAG_TCK信号的管脚与多个边界扫描(BS)器件相连；JTAG测试接口的JTAG测试模式选择(JTAG_TMS, JTAG TEST MODE SELECT)信号输出管脚与所述隔离保护器件中相应的管脚连接，所述隔离保护器件中输出BUF_JTAG_TMS信号的管脚与多个所述BS器件相连JTAG测试接口的JTAG测试复位(JTAG_TRST，JTAG TESTRESET)信号输出管脚与所述隔离保护器件中相应的管脚连接，所述隔离保护器件中输出BUF_JTAG_TRST信号的管脚与多个所述BS器件相连；多个所述BS器件顺次连接，JTAG测试接口的JTAG测试数据输入(JTAG_TDI，JTAGTEST DATA INPUT)信号输出管脚与所述隔离保护器件中相应的管脚连接，所述隔离保护器件中输出BUF_JTAG_TDI信号的管脚与多个所述BS器件中的首BS器件的测试数据输入TDI管脚相连，首BS器件的测试数据输出TDO管脚和与其连接的BS器件的TDI管脚相连，尾BS器件的TDO管脚与所述隔离保护器件中相应管脚相连，隔离保护器件中相应的输出管脚与所述JTAG测试接口中的BUF_JTAG_TD0接收管脚相连。其中，首BS器件为多个所述BS器件中，与所述隔离保 护器件相连的BS器件，尾BS器件为多个所述BS器件中，与所述隔离保护器件相连的BS器件，除了尾BS器件外，多个所述BS器件中的所有BS器件的TDO管脚均和与其连接的BS器件的TDI管脚相连。基于上述电路，可以完成基本的调试和测试工作，但由于电路本身的弊端，在调试时会遇到多种问题，例如:调测测试时，如果JTAG链希望能跳过BS2，需要通过飞线来完成，这就给测试的信号质量造成很大影响，且效率低。
实用新型内容有待于此，本实用新型要解决的技术问题是提供一种JTAG电路，使得在需要跳过某一 BS器件进行测试时，不需要通过飞线来完成，从而简化测试，并提高测试效率。为了解决上述问题，本实用新型提供了一种联合测试行动小组JTAG调测电路，包括相连的JTAG测试接口和隔离保护器件，其特征在于，还包括:依次相连的多个边界扫描电路，其中各边界扫描电路包括测试数据输入TDI端和测试数据输出TDO端；第一个边界扫描电路的TDI端连接所述隔离保护器件输出缓冲器JTAG测试数据输入BUF_JTAG_TDI信号的管脚；其它边界扫描电路的TDI端与前一个边界扫描电路的TDO端相连；最后一个边界扫描电路的TDO端连接所述隔离保护器件的输入管脚；其中，各边界扫描电路包括: 边界扫描BS器件，包括TDI端和TDO端；第一电阻、第二电阻及第三电阻；所述第一、第二、第三电阻各包括第一端和第二端;BS器件的TDI端与第一电阻的第一端相连，BS器件的TDO端与第二电阻的第一端相连，第一电阻的第二端连接第三电阻的第一端；第二电阻的第二端连接第三电阻的第二端;所述第三电阻的第一端焊接在作为边界扫描电路TDI端的焊点上，或第三电阻的第二端焊接在作为边界扫描电路TDO端的焊点上。可选地，该JTAG调测电路还包括开关电路，该开关电路包括第四电阻和第五电阻，所述第四电阻和第五电阻各包括第一端和第二端，其中，第四电阻的第一端连接所述JTAG测试接口的OE管脚，第二端连接所述隔离保护器件的OE管脚和第五电阻的第一端；第五电阻的第二端连接VCC。可选地，各边界扫描电路还包括一上拉电阻，该上拉电阻的一端与VCC相连，另外一端与该BS器件的TDO端相连。可选地，多个所述边界扫描电路中的一个或多个，其第一 /第二电阻的第二端，分别焊接到作为该边界扫描电路的TDI端/TDO端的焊点上。可选地,多个所述边界扫描电路中的一个或多个，其第三电阻的第一、第二端中未连接至焊点的一端焊接到焊点上。可选地，边界扫描电路中包括需要进行隔离测试的BS器件，与该BS器件连接的第一电阻的第一端与所述隔离保护器件的输入管脚相连，该BS器件的TDI端与所述隔离保护器件中与该输入引脚相应的输出管脚相连，该BS器件的TDO端与第二电阻的第一端相连，第一电阻的第二端连接第三电阻的第一端；第二电阻的第二端连接第三电阻的第二端。可选地，所述JTAG测试接口的JTAG测试时钟JTAG_TCK信号、JTAG测试模式选择JTAG_TMS信号、JTAG测试复位JTAG_TRST信号中的任意一路、任意两路或全部信号采用如下并行信号分组电路:信号管脚在所述隔离保护器件的输入侧分别与所述隔离保护器件的两个输入管脚相连，与该两个输入管脚相应的两个输出管脚中的其中一个通过上拉电阻和VCC相连，同时和需要上拉的BS器件的TRST管脚相连；另外一个通过下拉电阻和GND相连，同时和需要下拉的BS器件的TRST管脚相连。可选地，所述JTAG测试接口的JTAG_TCK信号管脚、JTAG_TMS信号管脚、JTAG_TRST信号管脚中的任意一个、任意两个或全部采用如下连接方式:信号管脚在所述隔离保护器件的输入侧分别与所述隔离保护器件的两个输入管脚相连，与该两个输入管脚相应的两个输出管脚中的其中一个通过上拉电阻和VCC相连，同时和需要上拉的BS器件的TRST管脚相连；另外一个通过下拉电阻和GND相连，同时和需要下拉的BS器件的TRST管脚相连。一种JTAG调测系统，所述调测系统包括如上所述的任意一种JTAG调测电路，所述调测电路位于待测板卡上，所述待测板卡通过位于其上的JTAG调测电路中的JTAG测试接口与JTAG控制器相连，所述JTAG控制器还与计算机相连，其中，该JTAG测试接口的OE管脚与所述JTAG控制器的GND管脚相连，该JTAG测试接口的其他管脚与所述JTAG控制器的相应管脚相连。本实用新型的上述电路，能够产生以下的技术效果:首先，不用通过飞线来完成测试，简化了测试，提高了测试效率；其次，保证了在前一器件一旦驱动能力不足时，通过上拉电阻完成对后一器件的驱动，提高了电路的通用性。第三，通过并行信号分组电路的设置，使得JTAG控制器未和待测板卡相连时，电路处于正常工作模式，分组信号所到达的BS器件分别处于上、下拉模式，而当JTAG控制器和待测板卡连接后，整个系统处于JTAG扫描工作模式，从而方便测试。第四，隔离电路的设置，使得当待测板内JTAG测试接口未和JTAG控制器相连时，需要隔离的待测BS器件处于隔离状态，可以进行隔离测试等操作；当待测板内JTAG测试接口和JTAG控制器连接后，待测BS器件处于JTAG链中，可以对其进行扫描测试操作。
图1为相关技术中JTAG电路不意图；图2为本实用新型实施例一的JTAG电路结构示意图；图3为本实用新型实施例二的JTAG电路结构示意图；图4为本实用新型实施例三的JTAG电路结构示意图；图5为本实用新型实施例四的JTAG电路结构示意图；图6为本实用新型实施例五的JTAG电路结构示意图；图7为本实用新型实施例的测试系统示意图。
具体实施方式
下面将结合附图及实施例对本实用新型的技术方案进行更详细的说明。[0038]需要说明的是，如果不冲突，本实用新型实施例以及实施例中的各个特征可以相互结合，均在本实用新型的保护范围之内。实施例一:一种优化的JTAG测试电路，如图2所示，该测试电路与图1所示的电路的不同之处在于，该JTAG测试电路还包括:依次相连的多个边界扫描电路，其中各边界扫描电路包括测试数据输入TDI端和测试数据输出TDO端；第一个边界扫描电路的TDI端连接所述隔离保护器件输出缓冲器JTAG测试数据输入BUF_JTAG_TDI信号的管脚；其它边界扫描电路的TDI端与前一个边界扫描电路的TDO端相连；最后一个边界扫描电路的TDO端连接所述隔离保护器件的输入管脚；其中，各边界扫描电路包括:边界扫描BS器件、第一电阻、第二电阻及第三电阻；
所述第一、第二、第三电阻各包括第一端和第二端；BS器件的TDI端与第一电阻的第一端相连，BS器件的TDO端与第二电阻的第一端相连，第一电阻的第二端连接第三电阻的第一端；第二电阻的第二端连接第三电阻的第二端;所述第三电阻 的第一端焊接在作为边界扫描电路TDI端的焊点上，或第三电阻的第二端焊接在作为边界扫描电路TDO端的焊点上。当需要测试一个BS器件时，可将该BS器件所在的边界扫描电路中第一 /第二电阻的第二端，分别焊接到作为该边界扫描电路的TDI端/TDO端的焊点上；当BS器件要跳过时，可将该BS器件所在的边界扫描电路的第三电阻第一、第二端中未连接至焊点的一端焊接到焊点上，保证第三电阻的第一 /第二端分别焊接到作为该边界扫描电路的TDI端/TDO端的焊点上。上述焊点，对于第一个边界扫描电路，是从隔离保护器件输出BUF_JTAG_TDI信号的管脚的引出线上的焊点，对于其它的边界扫描电路，则是前一个边界扫描电路的测试数据输出端。另外，该测试电路还包括开关电路，该开关电路包括两个电阻，其中一个电阻的一端连接所述JTAG测试接口的OE管脚，另外一端连接所述隔离保护器件的OE管脚；另外一个电阻的一端连接于该开关电路的另外一个电阻与隔离保护器件之间，另外一端与VCC相连。如图2中的Rl、R2........R9等一系列电阻，在调试过程中，通过不同电阻的选
焊，来完成对JTAG链上任意BS器件的调试工作，见表I ;表I调试电阻选焊统计表
权利要求1.一种联合测试行动小组JTAG调测电路，包括相连的JTAG测试接口和隔离保护器件，其特征在于，还包括: 依次相连的多个边界扫描电路，其中各边界扫描电路包括测试数据输入TDI端和测试数据输出TDO端；第一个边界扫描电路的TDI端连接所述隔离保护器件输出缓冲器JTAG测试数据输入BUF_JTAG_TDI信号的管脚；其它边界扫描电路的TDI端与前一个边界扫描电路的TDO端相连；最后一个边界扫描电路的TDO端连接所述隔离保护器件的输入管脚； 其中，各边界扫描电路包括: 边界扫描BS器件，包括TDI端和TDO端； 第一电阻、第二电阻及第三电阻；所述第一、第二、第三电阻各包括第一端和第二端； BS器件的TDI端与第一电阻的第一端相连，BS器件的TDO端与第二电阻的第一端相连，第一电阻的第二端连接第三电阻的第一端；第二电阻的第二端连接第三电阻的第二端; 所述第三电阻的第一端焊接在作为边界扫描电路TDI端的焊点上，或第三电阻的第二端焊接在作为边界扫描电路TDO端的焊点上。
2.如权利要求1所述的JTAG调测电路，其特征在于，该JTAG调测电路还包括开关电路，该开关电路包括第四电阻和第五电阻，所述第四电阻和第五电阻各包括第一端和第二端，其中，第四电阻的第一端连接所述JTAG测试接口的OE管脚，第二端连接所述隔离保护器件的OE管脚和第五电阻的第一端；第五电阻的第二端连接VCC。
3.如权利要求2所述的JTAG调测电路，其特征在于，各边界扫描电路还包括一上拉电阻，该上拉电阻的一端与VCC相连，另外一端与该BS器件的TDO端相连。
4.如权利要求1-3中任一项所述的JTAG调测电路，其特征在于，多个所述边界扫描电路中的一个或多个，其第一 /第二电阻的第二端，分别焊接到作为该边界扫描电路的TDI端/TDO端的焊点上。
5.如权利要求4所述的JTAG调测电路，其特征在于，多个所述边界扫描电路中的一个或多个，其第三电阻的第一、第二端中未连接至焊点的一端焊接到焊点上。
6.如权利要求1-3中任一项所述的JTAG调测电路，其特征在于，边界扫描电路中包括需要进行隔离测试的BS器件，与该BS器件连接的第一电阻的第一端与所述隔离保护器件的输入管脚相连，该BS器件的TDI端与所述隔离保护器件中与该输入引脚相应的输出管脚相连，该BS器件的TDO端与第二电阻的第一端相连，第一电阻的第二端连接第三电阻的第一端；第二电阻的第二端连接第三电阻的第二端。
7.如权利要求1-3中任一项所述的JTAG调测电路，其特征在于，所述JTAG测试接口的JTAG测试时钟JTAG_TCK信号、JTAG测试模式选择JTAG_TMS信号、JTAG测试复位JTAG_TRST信号中的任意一路、任意两路或全部信号采用如下并行信号分组电路: 信号管脚在所述隔离保护器件的输入侧分别与所述隔离保护器件的两个输入管脚相连，与该两个输入管脚相应的两个输出管脚中的其中一个通过上拉电阻和VCC相连，同时和需要上拉的BS器件的TRST管脚相连；另外一个通过下拉电阻和GND相连，同时和需要下拉的BS器件的TRST管脚相连。
8.如权利要求6所述的JTAG调测电路，其特征在于，所述JTAG测试接口的JTAG_TCK信号管脚、JTAG_TMS信号管脚、JTAG_TRST信号管脚中的任意一个、任意两个或全部采用如下连接方式: 信号管脚在所述隔离保护器件的输入侧分别与所述隔离保护器件的两个输入管脚相连，与该两个输入管脚相应的两个输出管脚中的其中一个通过上拉电阻和VCC相连，同时和需要上拉的BS器件的TRST管脚相连；另外一个通过下拉电阻和GND相连，同时和需要下拉的BS器件的TRST管脚相连。
9.一种JTAG调测系统，其特征在于:所述调测系统包括如权利要求6所述的JTAG调测电路，所述调测电路位于待测板卡上，所述待测板卡通过位于其上的JTAG调测电路中的JTAG测试接口与JTAG控制器相连，所述JTAG控制器还与计算机相连，其中，该JTAG测试接口的OE管脚与所述JTAG控制器的GND管脚相连，该JTAG测试接口的其他管脚与所述JTAG控制器的相应管脚相连。`
专利摘要一种联合测试行动小组JTAG调测电路和系统，该电路包括相连的JTAG测试接口和隔离保护器件，依次相连的多个边界扫描电路，其中，各边界扫描电路包括边界扫描BS器件、第一电阻、第二电阻及第三电阻，BS器件包括TDI端和TDO端；BS器件的TDI端与第一电阻的第一端相连，BS器件的TDO端与第二电阻的第一端相连，第一电阻的第二端连接第三电阻的第一端；第二电阻的第二端连接第三电阻的第二端；所述第三电阻的第一端焊接在作为边界扫描电路TDI端的焊点上，或其第二端焊接在作为边界扫描电路TDO端的焊点上。上述技术方案使得在需要跳过某一BS器件进行测试时，不需要通过飞线来完成，从而简化测试，并提高测试效率。
文档编号G01R31/3181GK203054188SQ201220591408
公开日2013年7月10日 申请日期2012年11月9日 优先权日2012年11月9日
发明者王中山 申请人:瑞斯康达科技发展股份有限公司
