专利名称：薄膜晶体管显示器数组的测试电路及方法
技术领域：
本发明有关于电路的测试方法，特别是有关于薄膜晶体管显示器电路的像素储存电容的测试方法。在寄生电容远大于像素电容的情形下，可得到可靠而精密的像素好坏的测量结果。
背景技术：
液晶显示器(LCD)或有机发光二极管显示面板(OLED)的像素愈来愈多，大面积显示器的面积愈来愈大，其薄膜晶体管(TFT)数组的源极线的寄生电容Csp远大于像素(Pixel)的储存电容Cs。使在质量管理阶段的成品测量时，所得测量信号太�。炔蛔�。
一般测量像素电容是否良好，皆先以数伏特的电压充电给像素电容，然而此时亦同时对薄膜晶体管数组的源极线的寄生电容充电，因此无法分开二者的信号。台湾发明专利申请案第88108530号案(公告案号473622号)由日本亚细亚公司申请的专利「薄膜晶体管数组检查方法及装置」即为解决方案的一个例子。参考图1，图1为先前技术的像素电容的测量等效电路图。图中Cs为像素电容(pixel capacitance)，Csp为TFT数组的源极线寄生电容(TFT array source parasitic capacitance)，且Csp＞＞Cs，△Cs为已知值的标准电容。S1为Csp及△Cs的连接开关，S2为像素开关晶体管。如图1(a)所示，第一阶段先使像素电容Cs充电至Vp，然后使像素开关晶体管S2 OFF，再以Vs对寄生电容Csp充电，但Vs≠Vp，此时亦对测量时与像素电容Cs并联的附加电容CT充电；其次于测量时使S2 ON，测量并联电容Cs∥Csp∥CT的电压Va1。此值与Vs的差△Vs甚小，而△VS1＝Va1-Vs＝Cs/CT*(Vp-Vs)，因Va1，Vs，CT，Vp皆已知，故可求出Cs的值，但误差大，故另外需做第二阶段的测量如图1(b)所示，对Csp充电时使S1ON，Vs亦对△Cs充电，亦即对Csp∥△Cs∥CT充电，其中△Cs为已知值的标准电容，最后使S2 ON，测量Cs∥△Csp∥Cs∥CT的电压Va2，而△VS2＝Va2-Vs＝Cs/CT*(Vp-Vs)，再根据△VS1，△VS2求Cs的值如下式Cs＝△Cs*△VS1*△VS2/{(Vp-Vs)*(△VS1-△VS2)}此法需两个阶段的测量，费时甚长，又信号微弱，可靠度不足，精确度亦差。不合产业界的需求。
因此产业界有一需求，希望能在测量微小的像素电容时，能得到较强的信号，以提升精确度及可靠度，且每一像素祇需经一次测量即可得到结果。以节省时间及人力的方法。本案即针对此一目标而进行研发。
发明内容
本发明的目的为提供一种薄膜晶体管显示器数组的电路及方法，对小数值的像素电容的测量在与薄膜晶体管数组的源极线甚大的寄生电容并联的状态下，以电荷转移的方式，将寄生电容转移，能得到较强的信号以提升精确度及可靠度。
本发明的次一目的为提供一种薄膜晶体管显示器数组的电路及方法，对每一像素仅需测量一次即可得到正确结果，以节省时间及人力。
为达成上述目的及改进先前技术的缺点，本发明的第一观点在建构一种薄膜晶体管显示器电路的测试电路，用以测试薄膜晶体管数组的好坏，至少包含一数组测试机台(Array tester)，用以提供电源，测试信号波形，以分析计算储存所得结果；一被测物台座，用以置放薄膜晶体管数组，并由数组测试机台提供控制信号及测试放大器控制信号；一感测放大器数组，用以将薄膜晶体管数组的源极寄生电容转移(放电)及将像素储存电容的电荷电流予以积分，其特征为该感测放大器数组由多个转移阻抗放大器单元(transimpedance Amplifier unit)及寄生电容放电电路组成，每一感测放大器包括一转移阻抗放大器，由一运算放大电路，两个开关，一个操作电容器组成，该操作电容，将输出回授至运算放大器的负输入端，一开关连结于运算放大器的负输入端及输出端，短路该操作电容使的放电之用。另一开关作输入端的开关，以决定是否与薄膜晶体管数组的像素储存电容连接，此转移阻抗放大器用以形成积分电路，其输出经一输出开关传送给取样/保持电路，经模拟/数字转换器转换为数字信号；一薄膜晶体管数组的源极线寄生电容放电电路，由一运算放大电路，两个开关，一个操作电容组成，该操作电容将输出回授至运算放大器的负输入端，一开关连结于运算放大器的负输入端及输出端，供短路该操作电容使的放电之用，另一开关作输入端的开关，以决定是否与薄膜晶体管数组的源极线寄生电容连结，一负载电阻连接放大器的输出至接地，此放电电路用以形成寄生电容的放电路径。
本发明的第二观点在提供一种薄膜晶体管显示器数组无效像素(不可见区域)的测试方法，至少包含下列步骤将数组中待测的第n行像素储存电容器充电至一电压Vs，充电完毕即将像素晶体管开路；将感测放大器及放电电路的短路开关闭路，将该感测放大器及放电电路的操作电容放电；将放电电路输入开关闭路，短路开关开路，使薄膜晶体管数组的寄生电容经由放电电路放电，将电荷转移，其转移时间较长；将转移阻抗放大器输入开关闭路，激活感测放大器电路，进行第n行第k列的像素储存电容的电流的积分，但不将结果输出；再测试下一像素(第n行第k+1列)。
本发明的第三观点在提供一种薄膜晶体管显示器数组有效像素(可见区域)的测量方法，至少包含下列步骤将数组中待测的第n行像素储存电容充电至一电压Vs，充电完毕即将像素晶体管开路；将感测放大器及放电电路的短路开关闭路，将该感测放大器及放电电路的操作电容放电；将感测放大器输入开关闭路，激活感测放大器电路进行第n行第k列的像素储存电容的电流的积分，得一积分电压Vd；将输出开关闭路，激活取样/保持电路，将积分电压取样/保持后经模拟/数字转换器转换成数字信号，传送给测试机台，供分析、计算其结果；将放电电路输入开关闭路，短路开关开路，使薄膜晶体管数组的寄生电容经由放电电路放电，将电荷转移，以利下一个像素的测量，其转移时间较短，以提高效率；再测试下一像素(第n行第k+1列)。
图1(先前技术)为先前技术的像素电容的测量等效电路图。
图2为依据本发明的实施例的低温复晶硅(LowTemperature Poly-Si)薄膜晶体管数组的显示器电路的测试电路的连接示意图。
图3为依据本发明的一实施例的测试机台与被测物(Device Under Test，DUT)的连接图300。
图4显示依据本发明的一实施例的感测放大器400的电路构成线路图。
图5为控制SW1至SW5测试一个像素所需的控制波形图，图6为依据本发明的一实施例对无效像素(invalidpixel)(不可见区域)的测试流程图。
图7为依据本发明的一实施例对有效像素(可见区域)(valid pixel)的测试流程图。
符号说明200测试电路202行开关晶体管 204像素开关晶体管206像素电容 208源极线寄生电容Csp210开关 212测试电路214直流充电电源 216列控制栅极电路218模拟/数字转换器220行开关控制电路
300测试机台与被测物(DUT)的连接图302数组测试机台 304可编程电压产生器306波形产生器308精密测量单元310像素处理器312中央处理单元及接口电路314被测物316驱动信号318感测放大器控制信号320数据线322导线 324模拟/数字转换器326感测放大器400感测放大器402寄生电容放电电路404转移阻抗放大器406运算放大器408运算放大器410模拟/数字转换器412操作电容 414操作电容416负载电阻602-714步骤具体实施方式
本发明的内容可经由下述实施例与其相关图式的阐述而予公开。图2为依据本发明的实施例的低温复晶硅(Low Temperature Poly-Si)薄膜晶体管数组的显示器电路的测试电路200的连接示意图。行开关晶体管202或称读/写开关晶体管，接受行开关栅极控制电路220的控制闭路(ON)或开路(OFF)其栅极，以将直流充电电源214或测试电路由源极及漏极连接至该行，例如第n行(n＝1至N，N为总行数)，像素开关晶体管204的栅极连接至第k列(k＝1至K，K为总列数)的列控制栅极电路216，像素开关晶体管204的源极接至行开关晶体管202的漏极，而像素开关晶体管204的漏极则连接至像素电容206的正极，像素电容的负极连至数组的共通点(Cs onCommon)，亦或接至k+1列的栅极控制端(Cs on Gate)。行开关晶体管202及像素开关晶体管204的源极皆有源极线寄生电容Csp 208，其值远大于像素电容Cs206(Csp＞＞Cs)，其充电及放电的时间常数甚大。第一行开关晶体管202的源极连接至一开关210，此开关向上连接至直流充电电源214，向下连接至感测数组(sense Array)212。第一行开关晶体管202的栅极连接至行开关控制电路220。感测数组212为本发明的特点之一，详述于图4。测试电路212的输出连接至模拟/数字转换器(A/D Converter，ADC)218的取样/保持电路(Sampling and hold circuit)，以将测试信号传送至测试机台。
图3为依据本发明的一实施例的测试机台与被测物(Device UnderTest，DUT)的连接图300。数组测试机台(Array Tester)302包含有可编程电压产生器(Programmable Voltage Generator)304，波形产生器(WaveformGenerator)306，精密测量单元(Precision Measurement Unit)308，像素处理器(Pixel Processor)3 10，中央处理单元及接口电路(CPU/Interface)312。由可编程电压产生器产生的驱动信号316供给被测物314所需的电压，如充电电压、晶体管的驱动电压等。被测物314可为液晶显示面板(LCD)、有机发光二极管显示面板(OLED)或LCOS(Liquid crystal on silicon)面板，晶体管可为例如，非晶硅薄膜晶体管、复晶硅薄膜晶体管、再结晶硅薄膜晶体管等。波形产生器306产生所需的感测放大器控制信号(Sense AmpControl Signal)318以控制测试电路(Sense Amp)326的测试作业，经开关210(参见图2)连接像素晶体管的信号经由导线322传送给感测数组212的感测放大器326，所感测的信号经取样/保持电路(Sampling/Hold circuit)(未图标)传送给模拟/数字转换器324，转换为数字信号后，经由数据线320传送给像素处理器310予以分析，再由CPU312计算出测试结果，做成报告或图表，供测量人员判读其测试结果。图3的电路连接与先前技术无太大差别，仅感测放大器的构造不同，且测量方法不同而已。
图4显示依据本发明的一实施例的感测放大器400的电路构成线路图，多个感测放大器400构成一感测数组212，每一感测放大器包括转移阻抗放大器(Transimpedance Amplifier)404，寄生电容放电电路(ParasiticCapacitance Discharge Circuit)402及模拟/数字转换器(A/D converter)410，以及开关SW1、SW2、SW3、SW4及SW5。寄生电容放电电路为一积分器，由运算放大器(Operational Amplifier)406，操作电容Cd 412、SW1及负载电阻416构成，操作电容Cd 412的值大于10pF。输入经SW2连接至运算放大器406的负输入端，正输入端接地，负输入端由SW1及Cd连接至输出端，输出端接一负载电阻416再接地。SW1 ON，可使Cd放电。SW1 OFF，SW2 ON，可将连至输入端(I/P)的寄生电容的电荷作转移(Transfer)的动作，亦即对寄生电容放电。转移阻抗放大器404为一积分器，由运算放大器408，操作电容Cint 414及SW3构成，操作电容Cint 414的值约为1pF至100pF。输入经SW4连接至运算放大器408的负输入端、正输入端接地，负输入端由SW3及Cint连接至输出端，输出端由SW5连接至具有取样及保持电路的模拟/数字转换器410，数字模拟转换器的输出(O/P)即提供信号给像素处理器。SW3 ON时可将Cint的电容放电，SW3 OFF、SW4及SW5ON，即可将像素储存电容之上的电荷电流进行积分，经取样/保持电路传送给模拟/数字转换器转换为数字信号。
图5为控制SW1至SW5测试一个像素所需的控制波形图，图5(a)为对无效(不可见区域)像素的测试控制波形，而图5(b)是对有效(可见区域)像素的测试控制波形，其运作将配合以下说明而解释。
图6是依据本发明的一实施例对无效像素(invalid pixel)(不可见区域)的测试流程图。首先于步骤602，请参考图2，令第n行的开关晶体管ON，所有像素晶体管ON，将开关210接至直流充电电源对第n行像素储存电容充电，充电完毕即将所有像素晶体管OFF。然后将开关210接至感测数组212中的一个感测放大器400(图4)，再回来参考图6，于步骤604，设此时已测至第n行第k列，于步骤606以图5(a)的测试控制波形于T1周期，此时SW1，SW3 ON，参见图4，对TFT数组的源极线寄生电容Csp及放电电路402及感测放大器的操作电容Cd，Cint作重置(reset)(即放电)动作。于步骤608，在图5的T2周期令SW2 ON，SW1 OFF，使Csp的电流经由Csp放电电路402放电，亦即电荷的转移，此步骤因对无效像素测量，不必有结果，但测试必须经过此像素，故利用此时机加长Csp的放电时间(即SW2 ON的时间加长)使寄生电容Csp有充分的时间放电。于步骤610，亦在T2周期内，SW4 ON，此时激活测试电路404且使像素晶体管ON进行像素储存电容Cs上电流的积分，注意此动作的时间与Csp放电的时间重迭(参考图5的控制波形)，若无需对无效像素进行量测，此步骤亦可省略。于步骤612进行第n行第k+1列的像素测试。
图7是依据本发明的一实施例对有效(可见区域)像素(valid pixel)的测试流程图。步骤702及704与步骤602及604相同，于步骤706，以图5(b)的测试控制波形于T1周期，此时SW1，SW3 ON，参见图4，对TFT数组的源极线寄生电容Csp及放电电路402及感测放大器的操作电容Cd，Cint作重置(reset)(即放电)动作。于步骤708与图5的T2周期内，SW4 ON，激活感测放大器，参考图2，此时使第n行第k列的像素晶体管204 ON，将像素储存电容206的电荷形成的电流积分。其积分电压Vd大于100mV。此信号电压较先前技术所得的信号电压大数百倍，可提升精确度及可靠度。对每一像素仅需测量一次即可得到正确结果，可节省时间及人力。于步骤710，在图5的T3周期内，使SW5 ON，激活取样/保持电路，将积分电压送至ADC转换成数字输出，供像素处理器310处理。于步骤712在图5的T4周期内，使SW2 ON，SW1 OFF，进行电荷的转移(即Csp放电)。此步骤的目的是在于，当进行测量时，像素储存电容放电至感测放大器时亦会对第n行的源极线(source line)进行微量充电，随着第k列的递增，第n行的寄生电容的电荷会随之累积，而影响测试的准确度。所以此步骤即针对此一现象进行改善。注意此放电周期相较于无效像素的放电周期明显减少，以求减少测试时间提高测试效率。此步骤在准备下一个像素(即第n行，第k+1列)的测量，因转移动作已完成，可即于步骤714，进行下一个像素的测量。
虽然本发明以特定的实施例已予揭露，熟知此技艺的人士将了解可对此特定实施例的形式及细节稍作改变，在不脱离本发明的精神及理念所作的修饰及变更皆为本发明的范围，本发明以上所叙述的实施例仅作例示的目的，而不是用以限定所附的权利要求范围。
权利要求
1.一种薄膜晶体管显示器数组的测试电路，用以测试薄膜晶体管数组的好坏，至少包含一数组测试机台，用以提供电源，测试信号波形，以分析计算储存所得结果；一被测物台座，用以置放薄膜晶体管数组，并由数组测试机台提供控制信号及测试放大器控制信号；一感测放大器数组，用以将薄膜晶体管数组的源极寄生电容转移(放电)及将像素储存电容的电荷电流予以积分，其特征为该感测放大器数组由多个转移阻抗放大器放大器及寄生电容放电电路组成，每一感测放大器包括一转移阻抗放大器，由一放大电路，两个开关，一个操作电容器组成，该操作电容，将输出回授至放大器的负输入端；一开关连结于运算放大器的负输入端及输出端，短路该操作电容使的放电之用；另一开关作输入端的开关，以决定是否与薄膜晶体管数组的像素储存电容连接，此转移阻抗放大器用以形成积分电路，其输出经一输出开关传送给取样/保持电路，经模拟/数字转换器转换为数字信号；一薄膜晶体管数组的源极线寄生电容放电电路，由一放大电路，两个开关，一个操作电容组成，该操作电容将输出回授至放大器的负输入端，一开关连结于运算放大器的负输入端及输出端，供短路该操作电容使的放电之用，另一开关作输入端的开关，以决定是否与薄膜晶体管数组的源极线寄生电容连结，一负载电阻连接运算放大器的输出至接地，此放电电路用以形成寄生电容的电荷的放电路径。
2.如权利要求1所述的测试电路，其特征在于该薄膜晶体管数组为液晶显示面板。
3.如权利要求1所述的测试电路，其特征在于该薄膜晶体管数组为有机发光二极管显示面板。
4.如权利要求1所述的测试电路，其特征在于该薄膜晶体管数组为LCOS面板。
5.如权利要求1所述的测试电路，其特征在于该薄膜晶体管为非晶硅薄膜晶体管。
6.如权利要求1所述的测试电路，其特征在于该薄膜晶体管为复晶硅薄膜晶体管。
7.如权利要求1所述的测试电路，其特征在于该薄膜晶体管为再结晶硅薄膜晶体管。
8.如权利要求1所述的测试电路，其特征在于该放大电路为运算放大器。
9.如权利要求1所述的测试电路，其特征在于该多个开关受该数组测试机台的程序化输出波形控制。
10.如权利要求1所述的测试电路，其特征在于该转移阻抗放大器的操作电容的值为1pF至100pF。
11.如权利要求1所述的测试电路，其特征在于该寄生电容放电电路的操作电容大于10pF。
12.一种薄膜晶体管显示器数组无效像素(不可见区域)的测试方法，至少包含下列步骤将数组中待测的第n行像素储存电容器充电至一电压Vs，充电完毕即将像素晶体管开路；将感测放大器及放电电路的短路开关闭路，将该感测放大器及放电电路的操作电容放电；将放电电路输入开关闭路，短路开关开路，使薄膜晶体管数组的寄生电容经由放电电路放电，将电荷转移，其转移时间较长；将感测放大器输入开关闭路，激活感测放大器电路，进行第n行第k列的像素储存电容的电流的积分，但不将结果输出；测试下一像素(第n行第k+1列)。
13.一种薄膜晶体管显示器数组有效像素(可见区域)的测量方法，至少包含下列步骤将数组中待测的第n行像素储存电容充电至一电压Vs，充电完毕即将像素晶体管开路；将感测放大器及放电电路的短路开关闭路，将该感测放大器及放电电路的操作电容放电；将感测放大器输入开关闭路，激活感测放大器电路进行第n行第k列的像素储存电容的电流的积分，得一积分电压Vd；将输出开关闭路，激活取样/保持电路，将积分电压取样/保持后经模拟/数字转换器转换成数字信号，传送给测试机台，供分析、计算其结果；将放电电路输入开关闭路，短路开关开路，使薄膜晶体管数组的寄生电容经由放电电路放电，将电荷转移，以利于下一个像素的测量，其转移时间较短，以提高效率；测试下一像素(第n行第k+1列)。
14.如权利要求12或13所述的方法，其特征在于像素电容的充电电压Vs为2至10伏特。
15.如权利要求13所述的方法，其特征在于该积分电压Vd大于100mV。
全文摘要
本发明公开了一种薄膜晶体管显示器电路的测试电路及方法，用以测试薄膜晶体管数组的好坏，测试电路包含一数组测试机台、一被测物台座、一感测放大器数组。其特征为该感测放大器数组由多个转移阻抗放大器(transimpedance amplifier unit)及寄生电容放电电路组成，每一感测放大器包括一转移阻抗放大器，由一运算放大器，两个开关及一个操作电容器组成，此转移阻抗放大器用以形成积分电路，其输出经一输出开关传送给取样/保持电路，经模拟/数字转换器转换为数字信号；一薄膜晶体管数组的源极线寄生电容放电电路，此放电电路用以形成寄生电容的电荷的放电路径。
文档编号G01R31/00GK1611954SQ200310103118
公开日2005年5月4日 申请日期2003年10月31日 优先权日2003年10月31日
发明者郭光义, 田孝通 申请人:浩威科技有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
