专利名称：一种mosfet开关元件的电流采样电路的制作方法
技术领域：
本实用新型涉及电源管理电路中的电流采样技术，更确切的说，涉及一种通过MOSFET开关元件导通电阻的电流进行采样的技术及电流采样电路。
背景技术：
电源管理电路的应用非常广泛，绝大多数电源管理电路都需要内置或者外置MOSFET开关元件，并且检测流过MOSFET开关元件的电流值，得到和该电流值相关的电压信号或者电流信号，根据该电压信号或者电流信号控制MOSFET开关元件的开启和关断。图IA所示为典型的MOSFET开关元件的电流采样电路，采样流过该电路中MOSFET开关元件I的电流值所述开关元件为P沟道MOSFET开关元件，MOSFET开关元件的第一端连接采样元件02的输出端和采样�？�03的第二输入端，所述开关元件的第二端作为电流输出信号端；所述采样元件02的输入端和采样�？�03的第一输入端相连，并作为电流输入信号端，。图IA所示MOSFET开关元件的电流采样电路的原理是,近似认为流过MOSFET开关元件的电流Iqut和流过与MOSFET开关元件相连的采样元件的电流Iin相等,通过检测采样元件上的电压差，采样�？榧觳饬鞴裳牡缌鞔笮〔⑹涑霾裳缌餍藕�10。图IA所示MOSFET开关元件的电流采样电路的具体实现及应用如图IB所示所述MOSFET开关元件01为P沟道第一 MOS管Ml ;所述采样元件02为电阻R0，电阻RO的一端和第一 MOS管Ml的衬底端以及所述电压电流转换�？�03的第一输入端相连，并作为电流输入信号端，电阻RO的输出端连接第一 MOS管Ml的源端和米样模块03的第二输入端；所述采样�？�03包括第一电阻R1、第二电阻R2，第三MOS管M3、第四MOS管M4、恒流源103和恒流源104组成，第一电阻Rl等于第二电阻R2，第三MOS管M3、第四MOS管M4为宽长比相同的匹配管，恒流源103的电流等于恒流源104的电流。第一电阻Rl的一端和米样兀件RO的一端以及第一 MOS管Ml的衬底端相连,并作为电流输入信号端，第二电阻R2的一端连接米样兀件RO的另一端和第一MOS管Ml的源端，第一电阻Rl的另一端和第三PMOS管M3的源端、衬底端相连并作为MOSFET开关元件的电流采样电路的电流输出信号端；电流输出信号端输出的采样电流105通过控制芯片内的基准比较得到控制开关元件第一 MOS管Ml的栅极信号。假设流过第一 MOS管Ml的电流IOl和流过与第一 MOS管Ml相连的电阻RO的电流102满足IOl >> 103，102 >> 103，则流过第一 MOS管Ml的电流IOl和流过与第一 MOS管Ml相连的电阻RO的电流102近似相等，IOl ^ 102，采样元件RO上的电压VO = R0XI01 ；103 = 104，第三MOS管M3、第四MOS管M4为宽长比相同的匹配管，所以第三MOS管M3、第四MOS管M4的源端电压满足Vs3 = Vs4 ；第一电阻Rl上的电压VRl = (103+105) XR1，第二电阻R2上的电压VR2 =I04XR2, VR1-VR2 = 102XRO (即电阻 RO 上的电压)，所以(103+105) XR1-I04XR2 =I02XR0，又 103 = 104,Rl = R2、I01 ^ 102，所以 I05XR1 = I02XR0，I05 = I01XR0/R1。通过MOSFET开关元件的电流采样电路输出和开关元件第一 MOS管Ml的电流IOl相对应的电流信号105，输出的采样电流105通过控制芯片内的基准比较得到控制开关元件第一MOS管Ml的栅极信号。上述MOSFET开关元件的电流采样电路，应用于对外置MOSFET开关元件进行电流米样时，夕卜围电路需要增加额外的米样兀件，一般为电阻，以图IB为例，由于流过第一 MOS管Ml的电流IOl在采样元件RO上造成了电压损耗，电阻RO上的电压为102 X R0，其功率损耗为Pdis = 102XROX 102 = (IOl)2XRO ;通常流入开关元件第一MOS管Ml的电流IOl的值较大，从而增加了额外的功率损耗。而应用于对内置MOSFET开关元件进行电流采样时，通常采用铝条连线电阻作为采样元件，虽然不用增加额外的元件。但内置MOSFET开关元件受工艺限制，MOSFET开关元件的导通电阻大，效率低，多数只能用于小功率产品。另外目前采用的驱动控制芯片和MOSFET开关元件往往为分离器件，通过封装合封于一个封装体的方法，MOSFET开关元件采用高性能MOSFET开关元件，因此可以提高整个集成电路的效率。 但合封方法由于受封装的限制，不适合增加采样元件，因此无法采用上述的MOSFET开关元件的电流采样电路。
发明内容本实用新型要解决现有技术的不足，提供一种钳位�？镸OSFET开关元件电流采样技术，利用MOSFET开关元件的导通电阻检测流过其中的电流大�。徊⑼ü黾忧荒？椋岣卟裳？榈谝皇淙攵撕偷诙淙攵俗畲罂稍市淼牡缪共钪担岣吡� MOSFET开关元件的电流采样电路的工作电压范围。本实用新型利用开关元件MOSFET开关元件导通时其本身存在的导通电阻Ron作为采样元件，当MOSFET开关元件导通时,流过MOSFET开关元件的电流通过导通电阻Ron会在MOSFET开关元件的第一端和第二端之间产生电压差。一种MOSFET开关元件的电流采样电路，包括MOSFET开关元件和采样�？樗龅腗OSFET开关元件为P沟道MOSFET开关元件，所述开关元件的第一端和采样�？榈牡谝皇淙攵讼嗔⒆魑缌魇淙胄藕哦耍隹卦牡诙撕筒裳？榈牡诙淙攵讼嗔⒆魑狹OSFET开关元件电流输出信号端，所述采样�？榈氖涑龆俗魑狹OSFET开关元件的电流采样电路的采样电流输出信号端，所述采样�？橹苯硬裳鵐OSFET开关元件的第一端和第二端的电压差，所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥淇稍市淼淖畲蟮缪共钪滴裳？榱礁鍪淙攵酥涞哪脱怪担凰霾裳？榘ㄇ荒？椋銮荒？樵黾硬裳？榈谝皇淙攵撕偷诙淙攵酥涞哪脱怪担瓒洗硬裳？榈牡谝皇淙攵硕说降诙淙攵酥湫纬傻缌魍罚岣進OSFET开关元件的电流采样电路的工作电压范围。所述的MOSFET电流采样电路，一种具体实现方式为所述MOSFET开关元件为P沟道第一 MOS管Ml，MOSFET开关元件11的第一端为源端,MOSFET开关兀件的第二端为漏端,第一 MOS管Ml的源端和衬底连接米样�？榈牡谝皇淙攵耍⒆魑缌魇淙胄藕哦耍谝� MOS管Ml的漏端连接采样�？榈牡诙淙攵饲易魑贛OSFET开关兀件电流输出信号端,第一 MOS管Ml的栅端输入栅极控制信号；所述采样模块包括N个串联的第一二极管D1、N个串联的第二二极管D2组成的钳位�？�、第一电阻R1、第二电阻R2，第三PMOS管M3、第四PMOS管M4、第一恒流源113、第二恒流源114 N个串联的第一二极管Dl的正向端和第一 MOS管Ml的源端和衬底相连，并作为电流输入信号端，N个串联的第二二极管D2的正向端和第一 MOS管Ml的漏端相连，并作为MOSFET开关元件电流输出信号端，N个串联的第一二极管Dl的反向端和第一电阻Rl的一端相连，N个串联的第二二极管D2的反向端和第二电阻R2的一端相连，第一电阻Rl的另一端和第三PMOS管M3的源端和衬底相连并作为米样电流输出信号端；第二电阻R2的另一端和第四PMOS管M4的源端、衬底端相连，第三MOS管M3的漏端、第三MOS管M3的栅极、第四MOS管M4的栅极和第一恒流源113相连，第四MOS管M4的漏端和第二恒流源114相连。所述采样模块的第一输入端和第二输入端之间最大可允许的电压差值为Vdsmax2 Vdsmax2 = Vmaxi+(113+115) X R1+114 X R2+NX VF1+NX VD2 = Vmxi+2 X 113 X R1+115 XR1+NXVF1+NXVD1 其中Vmaxi为第三MOS管M3的源漏、衬底端，和第四MOS管M4的源漏、衬底端之间可承受的耐压；113为第一恒流源；114为第二恒流源；115为采样电流；Rl为第一电阻；R2为第二电阻；VFl为第一二极管Dl正向压降；VDl为第一二极管Dl反向击穿电压；VD2第二二极管D2的反向击穿电压；N为等于或者大于I的正整数。上述MOSFET电流采样电路，所述N为I或3。MOSFET电流采样电路的另外一种具体实现方式为所述MOSFET开关元件为P沟道第一 MOS管Ml，MOSFET开关元件的第一端为源端，MOSFET开关元件的第二端为漏端，第一 MOS管Ml的源端和衬底端连接采样�？榈牡谝皇淙攵耍⒆魑缌魇淙胄藕哦耍谝� MOS管Ml的漏端连接采样�？榈牡诙淙攵饲易魑狹OSFET开关兀件电流输出信号端,第一 MOS管Ml的栅端输入栅极控制信号；所述采样�？榘∟个串联的第一二极管D1、N个串联的第二二极管D2组成的钳位�？�、第一电阻R1、第二电阻R2，第三PMOS管M3、第四PMOS管M4、第一恒流源113、第二恒流源114，第一电阻Rl等于第二电阻R2，第三MOS管M3、第四MOS管M4为宽长比相同的匹配管，第一恒流源113等于第二恒流源114 ；第一电阻Rl的一端和第一 MOS管Ml的源端和衬底端相连,并作为电流输入信号端，第二电阻R2的一端和第一 MOS管Ml的漏端相连并作为第MOSFET开关元件电流输出信号端，第一电阻Rl的另一端和N个串联的第一二极管Dl的正向端相连并作为MOSFET开关元件的电流采样电路的采样电流输出信号端，第二电阻R2的另一端和N个串联的第二二极管D2的正向端相连，N个串联的第一二极管Dl的反向端和PMOS管第三MOS管M3的源端和衬底相连，N个串联的第二二极管D2的反向端和第四PMOS管M4的源端和衬底相连，第三MOS管M3的漏端、第三MOS管M3、第四MOS管M4的栅极和第一恒流源113相连，第四MOS管M4的漏端和第二恒流源114相连。上述MOSFET电流米样电路,所述米样�？榈牡谝皇淙攵撕偷诙淙攵酥渥畲�
可允许的电压差值为 ^DSMAX2 :Vdsmax2 = Vmaxi+(113+115) X R1+114 X R2+NX VF1+NX VD2 = Vmxi+2 X 113 X R1+115 XR1+NXVF1+NXVD1 其中Vmaxi为第三MOS管M3的源漏、衬底端，和第四MOS管M4的源漏、衬底端之间可承受的耐压；113为第一恒流源；114为第二恒流源；115为采样电流；Rl为第一电阻；R2为第二电阻；VFl为第一二极管Dl正向压降；VDl为第一二极管Dl反向击穿电压；VD2第二二极管D2的反向击穿电压；N为等于或者大于I的正整数。所述N为I或3本实用新型提供的采样技术，可以直接采样MOSFET开关元件第一端和第二端的电压差，并转换输出和开关元件的电流相对应的电流信号。相比现有技术无需采样元件，同时也去除了采样元件上的功率损耗，特别是可以应用于驱动控制芯片和MOSFET开关元件合封的集成电路。本实用新型提供的MOSFET开关元件电流采样技术，电流采样�？橹苯硬裳鵐OSFET开关兀件输入端和输出端的电压差。米样�？榈牡谝皇淙攵撕偷诙淙攵酥淇稍市淼淖畲蟮缪共钪滴裳？榱礁鍪淙攵酥涞哪脱怪�。当高压工作时，由于工作在开关模式下的MOSFET开关元件，在关断状态下，输入端和输出端的电压差很高，会超过采样�？榱礁鍪淙攵酥涞哪脱怪担裳？榈谝皇淙攵说降诙淙攵酥浠嵝纬陕┑缤罚佣筂OSFET开关元件的电流采样电路的工作电压范围受到了限制。因此在电流采样�？橹性黾忧荒？椋枚艿姆聪虻缪沟那还δ茉黾硬裳？榱礁鍪淙攵酥涞哪脱怪担瓒洗硬裳？榈谝皇淙攵说降诙淙攵酥湫纬陕┑缤罚佣岣進OSFET开关元件的电流采样电路的工作电压范围。本实用新型的有益效果是不仅输出和开关元件的电流相对应的电流信号，无需采样元件，同时也去除了采样元件上的功率损耗；并通过钳位模块，提高了采样�？榈谝皇淙攵撕偷诙淙攵俗畲罂稍市淼牡缪共钪担岣吡� MOSFET开关元件的电流采样电路的工作电压范围。特别是可以解决驱动控制芯片和MOSFET开关元件合封的集成电路的MOSFET开关元件的电流采样问题。
以下结合附图和实施例对本实用新型进一步说明。[0055]图IA为传统MOSFET开关元件的电流采样电路的结构图。[0056]图IB为传统MOSFET开关元件的电流采样电路的具体实现及应用图。图2A为增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的结构图。图2B为增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的第一实施例的电路不意图。图2C为增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的第二实施例的电路不意图。图2D为钳位�？榈母慕蚆OSFET开关元件的电流采样电路的第三实施例的电路示意图。 图2E为增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的第四实施例的电路不意图。
具体实施方式
以下结合附图对本实用新型的内容进一步说明。为解决传统MOSFET开关元件的电流检测电路功率损耗增加的问题以及传统MOSFET开关元件电流检测电路无法应用于驱动控制芯片和MOSFET开关元件合封的集成电路的问题；本实用新型提供了改进型MOSFET开关元件的电流采样电路，直接采样MOSFET开关元件的第一端和第二端的电压差，米样模块的第一输入端和第二输入端之间可允许的最大电压差值为米样�？榱礁鍪淙攵酥涞哪脱怪�。当高压工作时，由于工作在开关模式下的MOSFET开关元件，在MOSFET开关元件关断状态下，MOSFET开关元件的第一端和第二端的电压差很高，会超过采样�？榈谝皇淙攵撕偷诙淙攵酥涞哪脱怪担贾虏裳？榈谝皇淙攵说降诙淙攵酥浠嵝纬傻缌魍罚佣筂OSFET开关元件的电流采样电路的工作电压范围受到了限制。本实用新型在电流采样模块中增加钳位�？椋们荒？橹械亩艿姆聪虻缪沟那还δ茉黾硬裳？榈谝皇淙攵撕偷诙淙攵酥涞哪脱怪担瓒喜裳？榈牡谝皇淙攵说降诙淙攵酥湫纬傻缌魍罚佣岣進OSFET开关元件的电流采样电路的工作电压范围。同时，开关元件MOSFET开关元件导通时其本身存在的导通电阻Ron作为采样元件，当MOSFET开关元件导通时，流过MOSFET开关元件的电流通过导通电阻Ron会在MOSFET开关元件的第一端和第二端之间产生电压差。而本实用新型提供的采样技术，可以直接采样MOSFET开关元件第一端和第二端的电压差，并转换输出和MOSFET开关元件的电流相对应的电流信号。相比现有技术无需采样元件，同时也去除了采样元件上的功率损耗，特别是可以应用于驱动控制芯片和MOSFET开关元件合封的集成电路。如图2A所示，MOSFET开关元件的电流采样电路，包括MOSFET开关元件11和采样�？�13，所述的MOSFET开关元件11为P沟道MOSFET开关元件，所述开关元件的第一端和采样�？榈牡谝皇淙攵讼嗔⒆魑缌魇淙胄藕哦耍隹卦牡诙撕筒裳？榈牡诙淙攵讼嗔⒆魑狹OSFET开关元件电流输出信号端，所述采样�？榈氖涑龆俗魑狹OSFET开关元件的电流采样电路的采样电流输出信号端，所述采样�？榘ㄇ荒？椋凰霾裳？橹苯硬裳鵐OSFET开关元件的第一端和第二端的电压差，所述采样模块的第一输入端和第二输入端之间可允许的最大电压差值为采样�？榱礁鍪淙攵酥涞哪脱怪担銮荒？樵黾硬裳？榈谝皇淙攵撕偷诙淙攵酥涞哪脱怪担瓒洗硬裳？榈牡谝皇淙攵硕说降诙淙攵酥湫纬傻缌魍罚岣進OSFET开关元件的电流采样电路的工作电压范围。图2B作为图2A所示增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的第一实施例的一种电路不意图所述MOSFET开关元件11为P沟道第一 MOS管Ml，MOSFET开关元件11的第一端为源端，MOSFET开关元件11的第二端为漏端，第一 MOS管Ml的源端和衬底连接采样�？�13的第一输入端，并作为电流输入信号端，第一 MOS管Ml的漏端连接采样�？�13的第二输入端且作为第MOSFET开关兀件电流输出信号端,第一 MOS管Ml的栅端输入栅极控制信号;所述采样�？�13包括第一二极管D1、第二二极管D2组成的钳位�？椤⒌谝坏缱鑂1、第二电阻R2，第三PMOS管M3、第四PMOS管M4、第一恒流源113、第二恒流源114，第一电阻Rl等于第二电阻R2，第三MOS管M3、第四MOS管M4为宽长比相同的匹配管，第一恒流源113等于第二恒流源114;第一二极管Dl的正向端和第一 MOS管Ml的源端和衬底相连，并作为电流输入信号端，第二二极管D2的正向端和第一 MOS管Ml的漏端相连，并作为MOSFET开关元件电流输出信号端，第一二极管Dl的反向端和第一电阻Rl的一端相连，第二二极管D2的反向端和第二电阻R2的一端相连，第一电阻Rl的另一端和第三PMOS管M3的源端和衬底相连并作为采样电流输出信号端；第二电阻R2的另一端和第四PMOS管M4的源端、衬底端相连，第三MOS管M3的漏端、第三MOS管M3的栅极、第四MOS管M4的栅极和第一恒流源113相连，第四MOS管M4的漏端和第二恒流源114相连。通过采样电流输出信号端输出的采样电流 115得到控制MOSFET开关元件的栅极控制信号。假设流过第一 MOS管Ml的电流112和电流输入信号端输入的电流Ill近似相等，112 ^ 111，第一 MOS管Ml导通时其导通电阻为Ron，则导通时第一 MOS管Ml源漏两端电压Vds = RonX 112 = RonX 111，则第一 MOS 管 Ml 导通时113 = 114，第三MOS管M3、第四MOS管M4为宽长比相同的匹配管，所以第三MOS管M3的源端电压Vs3、第四MOS管M4的源端电压Vs4，满足Vs3 = Vs4 ；流过第一二极管D1、第二二极管D2的正向电流分别为第一恒流源113、第二恒流源114，设其正向压降VFl = VF2 ；第一电阻Rl上的电压VRl = (113+115) XR1，第二电阻R2上的电压VR2 =I14XR2, (VR1+VF1) (VR2+VF2) = Vds = RonX Ill (即第一 MOS 管 Ml 源漏两端电压)，所以[(113+115) XR1+VF1]-[I14XR2+VF2] = RonX 111，又 113 = 114,Rl = R2、VF1 = VF2，所以 I15XR1 = IllXRon, 115 = IllXRon/Rl。对于图2B，假设采样�？橹械谌齅OS管M3的源漏、衬底端，和第四MOS管M4的源漏、衬底端之间可承受的耐压为Vmaxi，第一电阻Rl和第二电阻R2不受耐压的影响，钳位�？橹械牡谝欢蹹l和第二二极管D2的正向压降VFl = VF2，假设其反向击穿电压VDl =VD2，则所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥渥畲罂稍市淼牡缪共钪滴猍0077]V DSMAX2 = V MAX1+ (113 + 115) XR1 + I14XR2+VF1+VD2 =Vmxi+2X 113XR1+I15XR1+VF1+VD1根据电流采样电路的工作电压范围的要求，钳位�？榭梢晕狽个相同的第一二极管Dl和N个相同第二二极管D2组成，则所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥渥畲罂稍市淼牡缪共钪滴猇dsmax2 = Vmaxi+(113+115) X R1+114 X R2+NX VF1+NX VD2 = Vmxi+2 X 113 X R1+115 XR1+NXVF1+NXVD1其中N为等于或者大于I的正整数。图2C作为图2A所示增加钳 位�？榈母慕蚆OSFET开关元件的电流采样电路的第二实施例中的一种电路示意图，为图2B所示增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的示意图的一种变换图，即将钳位模块进一步由3个相同的第一二极管Dl和3个相同第二二极管D2组成，进一步提高采样�？榱礁鍪淙攵酥涞哪脱怪担徊教岣吡说缌鞑裳缏返墓ぷ鞯缪狗段�。假设采样�？橹械谌齅OS管M3的源漏、衬底端，和第四MOS管M4的源漏、衬底端之间可承受的耐压SVmaxi，第一电阻Rl和第二电阻R2不受耐压的影响，钳位模块的第一二极管Dl和第二二极管D2的正向压降VFl = VF2，假设其反向击穿电压VDl = VD2，则所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥渥畲罂稍市淼牡缪共钪滴猇dsmax2 = Vmaxi+(113+115) X R1+114 X R2+3 X VF1+3 X VD2 = Vmxi+2 X 113 X R1+115 XR1+3XVF1+3XVD1和图2B相比，采样�？榱礁鍪淙攵酥涞哪脱怪翟黾恿� Vdsmax2-Vdsmax2 =2XVF1+2XVD1。图2D作为图2A所示增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的第三实施例中的一种电路示意图，为图2B所示增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的示意图的一种变换图，即改变钳位�？榱拥奈恢盟鯩OSFET开关元件11为P沟道第一 MOS管Ml，MOSFET开关元件11的第一端为源端，MOSFET开关元件11的第二端为漏端，第一 MOS管Ml的源端和衬底端连接采样�？�13的第一输入端，并作为电流输入信号端，第一 MOS管Ml的漏端连接采样�？�13的第二输入端且作为MOSFET开关元件电流输出信号端112，第一MOS管Ml的栅端输入栅极控制信号;所述采样�？�13包括第一二极管D1、第二二极管D2组成的钳位�？椤⒌谝坏缱鑂1、第二电阻R2，第三PMOS管M3、第四PMOS管M4、第一恒流源113、第二恒流源114，第一电阻Rl等于第二电阻R2，第三MOS管M3、第四MOS管M4为宽长比相同的匹配管，第一恒流源113等于第二恒流源114;第一电阻Rl的一端和第一 MOS管Ml的源端和衬底端相连,并作为电流输入信号端，第二电阻R2的一端和第一 MOS管Ml的漏端相连并作为第MOSFET开关元件电流输出信号端，第一电阻Rl的另一端和第一二极管Dl的正向端相连并作为MOSFET开关兀件的电流米样电路的第米样电流输出信号端，第二电阻R2的另一端和第二二极管D2的正向端相连，第一二极管Dl的反向端和PMOS管第三MOS管M3的源端和衬底相连，第二二极管D2的反向端和第四PMOS管M4的源端和衬底相连，第三MOS管M3的漏端、第三MOS管M3、第四MOS管M4的栅极和第一恒流源113相连，第四MOS管M4的漏端和第二恒流源114相连。通过采样电流输出信号端输出的采样电流115得到控制MOSFET开关元件的栅极控制信号。图2E作为图2A所示增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的第四实施例中的一种电路示意图，为图2D所示增加钳位�？榈母慕蚆OSFET开关元件的电流采样电路的示意图的一种变换图，即将钳位�？榻徊接�3个相同的第一二极管Dl和3个相同的第二二极管D2组成，进一步提高了电流采样电路的工作电压范围。作为可选方案，所述钳位�？榻峁菇徊接蒒个相同的第一二极管Dl和N个相同第二二极管D2组成，其中N为等于或者大于I的正整数，其N的数值根据电路设计的要求确定。在这种情况下，所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥渥畲罂稍市淼牡缪�
差值为 ^DSMAX2 :Vdsmax2 = Vmaxi+(113+115) X R1+114 X R2+NX VF1+NX VD2 = Vmxi+2 X 113 X R1+115 XR1+NXVF1+NXVD1 其中Vmaxi为第三MOS管M3的源漏、衬底端，和第四MOS管M4的源漏、衬底端之间可承受的耐压；113为第一恒流源；114为第二恒流源；115为第采样电流；Rl为第一电阻；R2为第二电阻；VFl为第一二极管Dl正向压降；VDl为第一二极管Dl反向击穿电压；VD2第二二极管D2的反向击穿电压；N为等于或者大于I的正整数。本实用新型公开了一种MOSFET开关元件的电流采样电路，并且参照附图描述了本实用新型的具体实施方式
和效果。应该理解到的是，上述实施例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，包括但不限于对钳位�？椴裳？榈慕峁梗艿牧臃绞降男薷摹⒍缘缏返木植抗乖斓谋涓约捌渌鞘抵市缘奶婊换蛐薷牡龋淙氡痉⒚鞅；し段е�。
权利要求1.一种MOSFET开关元件的电流采样电路，其特征在于，包括MOSFET开关元件和采样�？� 所述的MOSFET开关元件为P沟道MOSFET开关元件，所述开关元件的第一端和采样�？榈牡谝皇淙攵讼嗔⒆魑缌魇淙胄藕哦耍隹卦牡诙撕筒裳？榈牡诙淙攵讼嗔⒆魑狹OSFET开关元件电流输出信号端，所述采样�？榈氖涑龆俗魑狹OSFET开关元件的电流采样电路的采样电流输出信号端，所述采样�？橹苯硬裳鵐OSFET开关元件的第一端和第二端的电压差，所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥淇稍市淼淖畲蟮缪共钪滴裳？榱礁鍪淙攵酥涞哪脱怪担� 所述采样�？榘ㄇ荒？椋銮荒？樵黾硬裳？榈谝皇淙攵撕偷诙淙攵酥涞哪脱怪担瓒洗硬裳？榈牡谝皇淙攵硕说降诙淙攵酥湫纬傻缌魍罚岣進OSFET开关元件的电流采样电路的工作电压范围。
2.如权利要求I所述的MOSFET开关元件的电流采样电路，其特征在于， 所述MOSFET开关元件为P沟道第一 MOS管Ml，MOSFET开关元件的第一端为源端，MOSFET开关兀件的第二端为漏端,第一 MOS管Ml的源端和衬底连接米样�？榈牡谝皇淙攵耍⒆魑缌魇淙胄藕哦耍谝� MOS管Ml的漏端连接采样�？榈牡诙淙攵饲易魑贛OSFET开关兀件电流输出信号端,第一 MOS管Ml的栅端输入栅极控制信号； 所述采样�？榘∟个串联的第一二极管D1、N个串联的第二二极管D2组成的钳位模块、第一电阻R1、第二电阻R2，第三PMOS管M3、第四PMOS管M4、第一恒流源113、第二恒流源 114 ； N个串联的第一二极管Dl的正向端和第一MOS管Ml的源端和衬底相连，并作为电流输入信号端，N个串联的第二二极管D2的正向端和第一 MOS管Ml的漏端相连，并作为MOSFET开关兀件电流输出信号端，N个串联的第一二极管Dl的反向端和第一电阻Rl的一端相连，N个串联的第二二极管D2的反向端和第二电阻R2的一端相连，第一电阻Rl的另一端和第三PMOS管M3的源端和衬底相连并作为采样电流输出信号端；第二电阻R2的另一端和第四PMOS管M4的源端、衬底端相连，第三MOS管M3的漏端、第三MOS管M3的栅极、第四MOS管M4的栅极和第一恒流源113相连，第四MOS管M4的漏端和第二恒流源114相连。
3.如权利要求2所述的MOSFET开关元件的电流采样电路，其特征在于，所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥渥畲罂稍市淼牡缪共钪滴猇DSMAX2 VDSMAX2=VMAX1+ (113+115) XRl+ I14XR2+NXVF1+ NXVD2= VMAX1+2XI13XR1+I15XR1+ NXVFl+ NXVDl 其中 VMAXl为第三MOS管M3的源漏、衬底端，和第四MOS管M4的源漏、衬底端之间可承受的耐压； 113为第一恒流源； 114为第二恒流源； 115为采样电流； Rl为第一电阻； R2为第二电阻； VFl为第一二极管Dl正向压降； VDl为第一二极管Dl反向击穿电压；VD2第二二极管D2的反向击穿电压； N为等于或者大于I的正整数。
4.如权利要求2或3所述的MOSFET开关元件的电流采样电路，其特征在于，所述N为Io
5.如权利要求2或3所述的MOSFET开关元件的电流采样电路，其特征在于，所述N为3。
6.如权利要求I所述的MOSFET开关元件的电流采样电路，其特征在于，所述MOSFET开关元件为P沟道第一 MOS管M1，M0SFET开关元件的第一端为源端，MOSFET开关元件的第二端为漏端，第一 MOS管Ml的源端和衬底端连接采样�？榈牡谝皇淙攵耍⒆魑缌魇淙胄藕哦耍谝� MOS管Ml的漏端连接米样�？榈牡诙淙攵饲易魑狹OSFET开关兀件电流输出信号端，第一 MOS管Ml的栅端输入栅极控制信号； 所述采样�？榘∟个串联的第一二极管D1、N个串联的第二二极管D2组成的钳位�？�、第一电阻R1、第二电阻R2，第三PMOS管M3、第四PMOS管M4、第一恒流源113、第二恒流源114，第一电阻Rl等于第二电阻R2，第三MOS管M3、第四MOS管M4为宽长比相同的匹配管，第一恒流源113等于第二恒流源114 ； 第一电阻Rl的一端和第一 MOS管Ml的源端和衬底端相连,并作为电流输入信号端,第二电阻R2的一端和第一 MOS管Ml的漏端相连并作为第MOSFET开关兀件电流输出信号端，第一电阻Rl的另一端和N个串联的第一二极管Dl的正向端相连并作为MOSFET开关元件的电流采样电路的采样电流输出信号端，第二电阻R2的另一端和N个串联的第二二极管D2的正向端相连，N个串联的第一二极管Dl的反向端和PMOS管第三MOS管M3的源端和衬底相连，N个串联的第二二极管D2的反向端和第四PMOS管M4的源端和衬底相连，第三MOS管M3的漏端、第三MOS管M3、第四MOS管M4的栅极和第一恒流源113相连，第四MOS管M4的漏端和第二恒流源114相连。
7.如权利要求6所述的MOSFET开关元件的电流采样电路，其特征在于，所述采样模块的第一输入端和第二输入端之间最大可允许的电压差值为VDSMAX2 VDSMAX2=VMAX1+ (113+115) XRl+ I14XR2+NXVF1+ NXVD2= VMAX1+2XI13XR1+I15XR1+ NXVFl+ NXVDl 其中 VMAXl为第三MOS管M3的源漏、衬底端，和第四MOS管M4的源漏、衬底端之间可承受的耐压； 113为第一恒流源； 114为第二恒流源； 115为采样电流； Rl为第一电阻； R2为第二电阻； VFl为第一二极管Dl正向压降； VDl为第一二极管Dl反向击穿电压； VD2第二二极管D2的反向击穿电压； N为等于或者大于I的正整数。
8.如权利要求6或7所述的MOSFET开关元件的电流采样电路，其特征在于，所述N为Io
9.如权利要求6或7所述的MOSFET开关元件的电流采样电路，其特征在于，所述N为
专利摘要本实用新型公开了一种MOSFET开关元件的电流采样电路，所述开关元件的第一端和采样�？榈牡谝皇淙攵讼嗔⒆魑缌魇淙胄藕哦耍隹卦牡诙撕筒裳？榈牡诙淙攵讼嗔⒆魑狹OSFET开关元件电流输出信号端，所述采样模块的输出端作为采样电流输出信号端，所述采样�？橹苯硬裳鵐OSFET开关元件的第一端和第二端的电压差，所述采样�？榈牡谝皇淙攵撕偷诙淙攵酥淇稍市淼淖畲蟮缪共钪滴裳？榱礁鍪淙攵酥涞哪脱怪担凰霾裳？榘ǖ那荒？樵黾硬裳？榈哪脱怪担瓒洗硬裳？榈牡谝皇淙攵硕说降诙淙攵酥湫纬傻缌魍罚岣進OSFET开关元件的电流采样电路的工作电压范围。
文档编号G01R19/00GK202383186SQ20112049072
公开日2012年8月15日 申请日期2011年11月30日 优先权日2011年11月30日
发明者吴剑辉, 高阳 申请人:杭州士兰微电子股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
