专利名称：半导体器件及其制造和评估方法和处理条件评估方法
技术领域：
本发明涉及采用氮氧化硅膜作为栅极绝缘膜的半导体器件及其制造和评估方法，和形成氮氧化硅膜的工艺条件的评估方法。
背景技术：
随着半导体集成电路器件做得越来越小和越来越高度集成，互补MOS场效应晶体管(CMOSFET)的栅极绝缘膜变得越来越薄。由于栅极绝缘膜做得太�。⑷氲絧沟道MOSFET的栅极中的硼原子可能穿过栅极绝缘膜并扩散到沟道区中。可以通过采用氮氧化硅作为栅极绝缘膜的材料来防止这种硼扩散(硼泄漏)，其中氮氧化硅是通过将氮引入氧化硅中制成的。在将氮原子引入到氧化硅中时，一般通过采用电阻加热型或灯加热型热处理系统在氨气(NH3)、NO或N2O的气体气氛中进行退火。
近来已经提出采用氮等离子体的方法引入更多的氮原子。可以通过提高栅极绝缘膜中的氮密度来增强防止硼泄漏的效果。随着氮密度的升高，栅极绝缘膜的介电常数变得比氧化硅膜的介电常数高。因此，通过增厚栅极绝缘膜可以保持相同的静电电容。这将导致较小的栅极漏电流。
由于通过采用电阻加热型或灯加热型的热处理系统引入氮，因此氮密度的分布在氮氧化硅膜和硅衬底之间的界面附近有峰值。由于通过采用氮等离子体引入氮，因此氮密度的分布在氮氧化硅膜的深度方向的中心区域或在比该中心区域更靠近膜表面的区域中有峰值。通过采用氮等离子体，可以提高金属绝缘体半导体FET(MISFET)的电特性(载流子迁移率等)和可靠性，因为可以在不提高栅极绝缘膜和沟道之间的界面附近的氮密度的情况下提高栅极绝缘膜中的氮密度。
公知的MISFET的互导(Gm)降低取决于引入氮的方法，其中互导是表示MISFET性能的一个指数。参考相关技术文章如下“Dowmscaling Limitof Equivalent Oxide Thickness In Formation of Ultrathin Gate Dielectric byThermal-Enhanced Remote Plasma Nitridation”by Chien-Hao Chen，IEEETRANSACTIONS ON ELECTRON DEVICES，MAY 2002，VOL.49，NO.5.P.840-845。
日本专利特许公开公报No.平-11-204787公开了能实现高速和高可靠性MISFET的栅极绝缘膜的优选结构。这种栅极绝缘膜由氮氧化硅构成，并且，氮原子只分布在硅衬底和栅极绝缘膜之间的界面附近。在该界面附近，所有氮原子中的每个氮原子耦合到两个硅原子和一个氧原子或耦合到三个硅原子上。
等离子体氮化处理难以形成在该公报中公开的栅极绝缘膜。这是因为等离子体氮化处理将氮引入到远离硅衬底和栅极绝缘膜之间的界面的区域中或在栅极绝缘膜的表面附近的区域中的栅极绝缘膜中。如果栅极绝缘膜很�。岩允沟又环植荚谡ぜ的ず凸璩牡字涞慕缑娓浇�。
有很多种栅极绝缘膜形成方法。对于早先进入市场的具有良好性能的半导体器件，要求清楚栅极绝缘膜的氮化状态和MISFET性能指数如互导(Gm)之间的关系。如果这个关系清楚了，则可以分析用作MISFETDE栅极绝缘膜的氮氧化硅膜，从而评估MISFET的性能。
发明内容
本发明的目的是提供一种采用氮氧化硅作为栅极绝缘膜材料并且电特性优异的半导体器件及其制造方法。
本发明的另一目的是提供采用氮氧化硅膜做为栅极绝缘膜材料的半导体器件的电特性的评估方法。
本发明的又一目的是提供一种判断方法，判断该处理是否能形成用作栅极绝缘膜的氮氧化硅膜。
根据本发明的一个方案，提供一种半导体器件，包括半导体衬底；由氮氧化硅膜制成的并淀积在半导体衬底的部分表面区域上的栅极绝缘膜；淀积在栅极绝缘膜上的栅极；和淀积在栅极的两侧的源区和漏区，其中栅极绝缘膜中存在的主要(subject)氮原子与氮原子总数的比例为20％或20％以下，并且其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。
根据本发明的另一方案，提供一种半导体器件的制造方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；在氮氧化硅膜上形成用于栅极的导电膜；对导电膜构图以留下栅极；和向栅极两侧的半导体区域中注入杂质，以便形成源区和漏区，其中在形成氮氧化硅膜的步骤中，氮氧化硅膜是在氮氧化硅膜中存在的主要氮原子与氮原子总数的比例为20％或20％以下的条件下形成的，并且，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。
氮氧化硅膜中存在的主要氮原子与氮原子总数比例为20％或20％以下时，可以保持半导体器件的电特性良好。
根据本发明的又一方案，提供一种半导体器件的电特性的评估方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；测量氮氧化硅膜中存在的主要氮原子与氮原子总数的比例，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子；和根据测量的比例，评估用该氮氧化硅膜作为栅极绝缘膜的MISFET的特性。
在不用测量实际MISFET的情况下，通过该比例就可以评估MISFET的电特性。
根据本发明的另一方案，提供一种评估半导体器件的特性的方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；通过采用X射线光电子能谱分析法测量氮氧化硅膜中的氮原子的1s轨道上的电子的能谱；将通过X射线光电子能谱分析法获得的峰值分成在比氮原子的1s轨道上的电子能量高的能量一侧的至少两个第一峰值和在比该至少两个第一峰值低的能量一侧的一个第二峰值；计算第二峰值的面积与至少两个第一峰值和第二峰值的总面积的比例；和根据计算的比例评估采用氮氧化硅膜作为栅极绝缘膜的MISFET的特性。
可以在不制造实际的MISFET的情况下，通过面积比例就能评估MISFET的电特性。
可以通过上述方法分析氮氧化硅膜来判断氮氧化硅膜的处理条件，确定是否该条件是良好的或是不好的。
根据本发明的另一方案，提供一种半导体器件，包括半导体衬底；由在半导体衬底的部分表面区域上依次淀积的氮氧化硅膜和高介电常数膜的叠层构成的栅极绝缘膜，该高介电常数膜的介电常数比氮氧化硅膜的介电常数高；淀积在栅极绝缘膜上的栅极；和淀积在栅极两侧的源区和漏区，其中通过采用X射线光电子能谱分析法测量栅极绝缘膜中的氮原子的1s轨道上的电子的能谱；和将通过X射线光电子能谱分析法获得的峰值分成比在氮原子的1s轨道上的电子能量高的能量一侧的至少两个第一峰值和在比该至少两个第一峰值低的能量一侧的一个第二峰值，其中第二峰值的面积与至少两个第一峰值和第一峰值的总面积的比例为20％或20％以下。
在面积比例为20％或20％以下时，半导体器件的电特性可以保持良好。
如上所述，可以通过分析由氮氧化硅膜制成的栅极绝缘膜来评估MISFET的电特性。可以判断氮氧化硅膜形成工艺处理条件的精度。
图1是表示在深度方向的样品栅极绝缘膜的氮密度的曲线图。
图2是表示在样品栅极绝缘膜和硅衬底之间的界面处的Gm×Teff之间的关系的曲线图。
图3是表示在一个样品栅极绝缘膜中氮原子的1s轨道上的电子能谱和表示被分成多个峰值的检测峰值的结果的曲线图。
图4A-4D是表示在栅极绝缘膜中的氮原子的耦合状态的例子的化学结构图；图5是表示Gm×Teff和在样品栅极绝缘膜中NSi3结构(Si的键都耦合到N)的密度之间的关系曲线图。
图6是表示电特性和NSi3结构(Si的键都耦合到N)与样品栅极绝缘膜中的氮原子总数的存在比例之间的关系曲线图；图7是表示在相同工艺条件下制造的样品中的NSi3结构存在的主要氮原子(Si的键都耦合到N)与氮原子总数的比例和其倒数的曲线。
图8A-D是表示根据一个实施例的半导体器件的制造方法的剖面图。
图9是根据另一实施例的半导体器件的剖面图。
具体实施例方式
通过不同的方法在硅衬底上形成氮氧化硅膜，以便制备MISFET的六个样品。这些样品用于检测氮氧化硅的组分和具有由氮氧化硅制成的栅极绝缘膜的MISFET的性能之间的关系。对于样品A-E，每个硅衬底的表面在900℃下在氧气气氛中被氧化，以便形成厚度为0.85nm的氧化硅膜。对于样品F，在含有N2O气体的氧化气氛中氧化硅衬底的表面，以便获得厚度为0.85nm的氧化硅膜。
对于样品A，通过采用�？氐壤胱犹宕硐低常趸枘け┞队诘壤胱犹逯�60秒，从而将氮原子引入到氧化硅膜中并形成氮氧化硅膜。
对于样品B-F，在NO气体中进行热处理，以便将氮原子引入到每个氧化硅膜中和形成氮氧化硅膜。对于样品B，热处理期间的气体压力设定为665Pa，热处理时间设定为30秒。对于样品C，热处理期间的气体压力设定为665Pa和热处理时间设定为15秒。对于样品D，热处理期间的气体压力设定为2660Pa(20乇)和热处理时间设定为15秒。对于样品E，热处理期间的气体压力设定为665Pa和热处理时间设定为5秒。对于样品F，热处理期间的气体压力设定为665Pa和热处理时间设定为15秒。每个样品的氮氧化硅膜厚度约为1.0-1.2nm。
图1表示在深度方向在每个样品的硅衬底和氮氧化硅膜中的氮密度分布。横坐标表示距离每个氮氧化硅膜的表面的深度，单位为“nm”，纵坐标表示氮密度，单位为“原子/cm3”。采用二次离子质谱分析法(SIMS)测量氮密度。
样品B到F的氮密度在深度方向在比氮氧化硅膜的中心稍微深的位置处具有最大值。相反，样品A的氮密度在深度方向在比氮氧化硅膜的中心浅的位置处具有最大值。从这三个结果看到，等离子体氮化可以在膜的表面附近区域中引入大量氮原子。
图2是表示在样品氮氧化硅膜和硅衬底之间的界面处的电特性和氮密度之间的关系曲线。横坐标表示在界面处的氮密度，单位为“原子％”，纵坐标表示互导(Gm)和采用电容量倒数换算出的膜厚(Teff)的乘积，单位为“nm×S”。采用电容量的倒数换算出的膜厚是通过氧化硅的介电常数和衬底与栅极之间的电容计算而来的栅极绝缘膜的厚度，其中所述电容量是在衬底的导电类型相反的状态下测量的。即，换算出的栅极绝缘膜的膜厚是在假设栅极绝缘膜由氧化硅制成的条件下计算的。
从图2可以看出，MISFET的电特性几乎与氮氧化硅膜和硅衬底之间的界面处的氮密度无关。
用X射线光电子能谱分析法(XPS)研究氮氧化硅膜中的氮原子的键合状态。采用Mg-kα线作为X射线的激励源，以便在90度拾取角度测量从1s轨道发射的光电子的能谱。
图3表示一个样品的测量结果(XPS能谱)。横坐标表示单位为“eV”的键合能量，纵坐标表示单位为“count/s”(计数/秒)的检测光电子的数量。图3中的黑体线表示从氮原子的1s轨道发射的光电子的能谱的峰值(N 1s峰值)。当测量多个样品时，观察到不对称的N 1s峰值。从这一点可以理解，N 1s峰值可以分成至少两个峰值。
从多个样品的测量结果已经发现，N 1s峰值O可以分开表示为P1和P2的两个峰值。这里不再说明对应两个峰值P1和P2的化学结构。然而，可以相信，这些峰值P1和P2对应氮氧化物，因为峰值出现在具有比在氮化硅(Si3N4)中的氮原子的1s轨道上的电子的键合能量高的键合能量的位置处。例如，利用氮原子上的中心聚焦，可以假设这些峰值对应下列结构如图4A(或4B)所示的结构，氮原子的三个键耦合到硅原子，每个硅原子耦合到一个氧原子(或两个氧原子)和两个氮原子(或一个氮原子)；或者如图4C所示的结构，氮原子的三个键中的两个键耦合到两个硅原子，其余一个耦合到氧原子。
一些样品表示在具有比峰值P1和P2的能量低的能量的位置处具有被分开的峰值P1和P2的能量减去的峰值N 1s能量的峰值。为了分开这个峰值N1s，处理峰值P1和P2之外，必须在较低能量一侧设置另一峰值P3。
在中心位置新设置的峰值P3的能量约等于氮化硅的键合能量。如图4D所示，可以认为这个峰值P3对应如下结构，其中氮原子的所有三个键都耦合到三个硅原子上，每个硅原子的其余三个键都耦合到三个氮原子上。在本说明书中，这种结构被称为“NSi3结构(Si的键都耦合到N)”。
还必须在具有比P1和P2的能量高的位置处设置峰值P4，因为在峰值N 1s的能量和峰值P1和P2的总能量之间、在高能一侧存在差别。
图3中所示的虚线S表示四个分开峰值P1-P4的总和。这个线具有与由黑体线O表示的测量结果的良好的对准性。虚线B表示由虚线S减去的黑体线O上的峰值。
图5表示NSi3结构(Si键都耦合到N)和电特性之间的关系。横坐标表示单位为“原子％”的NSi3结构(Si键都耦合到N)，纵坐标表示单位为“nm×S”的互导(Gm)和采用电容量倒数换算出的膜厚(Teff)的乘积。
NSi3结构(Si键都耦合到N)的密度是采用下列方法获得的。首先，用XPS测量氮氧化硅膜的三个峰值，包括Si 2p峰值、N 1s峰值和O 1s峰值。通过三个峰值的面积比例计算Si、N和O原子密度的比例。
从图5看到，电特性几乎与NSi3结构(Si键都耦合到N)的密度没有关系。
图6是表示电特性和NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例之间的关系的曲线。横坐标表示单位为“1％”的NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例的倒数，纵坐标表示单位为“nm×S”的互导(Gm)和用电容量倒数换算出的膜厚(Teff)的乘积。NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例是通过将图3所示的峰值P3的面积被峰值S的面积分割获得的，其中峰值S的面积是分割峰值P1-P4的总面积。
随着NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例的倒数变�。珿m×Teff逐渐变小。随着NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例的倒数变得低于约0.05，则，Gm×Teff急剧变小。为了获得大互导，优选NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例的倒数设定为0.05以上。即，优选NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例的倒数设定为20％或20％以下。
由于栅极绝缘膜的厚度变�。虼四岩灾圃煸谌毡咀ɡ匦砉∟o.平11-204787中公开的结构，即氮原子只引入到栅极绝缘膜和半导体衬底之间的界面附近。而且在这种情况下，可以通过用本实施例的方法分析氮氧化硅膜来评估MISFET的电特性。如果栅极绝缘膜的厚度为3nm或更�。虮臼凳├钠拦婪椒ㄌ乇鹩行�。
在上述实施例中，氧化硅衬底的表面以形成氧化硅膜，之后对氧化硅膜进行氮化处理以形成氮氧化硅膜。这些处理可以反过来进行。即，对硅衬底进行氮化处理以形成氮化硅膜，之后氧化氮化硅膜以形成氮氧化硅膜。而且在这种情况下，希望本实施例对于分析氮氧化硅膜有效。
图7是表示在三个样品X、Y和Z中NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例和其倒数。样品X、Y和Z是在相同工艺条件下在不同时间测量的，其中工艺条件包括处理温度、处理时间、气体流速和压力。NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例只有小的变化，而且是稳定的。通过测量氮氧化硅膜中的NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例，可以判断氮氧化硅膜的工艺条件是否合适。
如果用椭圆计测量膜厚，如果用SIMI或XPS的简单方式测量N密度，如果用电晕放电器电测量电容，或者如果用Hg电极等或测量固定放电，既不能充分保证半导体器件的质量也不能充分管理制造系统的稳定性。
接着，下面将参照图8A-8D介绍本实施例的半导体器件的制造方法。有时在半导体集成电路器件的输入/输出电路和内部电路之间采用不同的电源电压。为了获得输入/输出电路的良好可靠性，优选根据要施加的栅极电压适当改变栅极绝缘膜的厚度。在内部电路中，根据MISFET的使用目的，在某些情况下，适当设置栅极绝缘膜的厚度。例如，高速操作所需要的MISFET的栅极绝缘膜应设计成厚度比低功耗所需要的MISFET的薄。图8A-8D所示的半导体器件具有栅极绝缘膜厚度不同的两个MISFET。
如图8A所示，通过浅沟槽隔离(STI)在由硅制成的半导体衬底1的表面层中形成元件分离绝缘区2。元件分离绝缘区2确定有源区3和4。将离子注入到有源区中，用于调整杂质浓度。
通过在800℃的汽化氧化法在有源区3和4的表面上形成厚度为7nm的氧化硅膜。用抗蚀剂图形6覆盖有源区4的表面，并采用氢氟酸除去在有源区3的表面上形成的氧化硅膜5。然后除去抗蚀剂图形6。
如图8B所示，因此硅衬底1暴露于有源区3，氧化硅膜5留在有源区4的表面上。
如图8C所示，在干氧化气氛中进行第二次氧化。因此在有源区3的表面上，形成厚度为1.2nm的氧化硅膜10，它比氧化硅膜5薄。这个第二次氧化稍微增厚了有源区4表面上的氧化硅膜5。
通过重复相同处理，可以形成具有三个不同厚度的氧化硅膜。
通过采用下流等离子体系统在含有氮等离子体、NO、N2O等的氮气氛中进行热处理，对氧化硅膜5和10进行氮化处理。因此形成由氮化硅膜制成的栅极绝缘膜5和10。
计算栅极绝缘膜5和10中NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例。如前所述，图3中所示的N 1s峰值被测量和分成多个峰值以获得该比例。可以通过该测量结果和图6中所示的曲线评估MISFET的Gm×Teff值。如果NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例为20％或20％以下，则可以期望到良好的电特性。还可以判断用于形成氮氧化硅膜的处理条件是否良好。
如果NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例大于20％，则断定用于形成氮氧化硅膜的处理条件偏离设置值。在这种情况下，对制造系统、特别是氮化系统和气体输送系统进行维修和检测以调整每个系统和满足设定处理条件。作为处理条件被判断为它们是良好的或不好的基础的判断准则可以设定到20％或20％以上的不同的值。例如，为了控制电特性的变化，判断准则可以设定为使得NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例在10％到50％的范围内。
如图8D所示，形成多晶硅栅极11，并注入离子，从而形成源和漏的延伸区15，并注入离子(例如注入到空穴中)以调整源和漏的半导体衬底表面层的杂质浓度外形，形成侧壁间隔层12，并注入离子以形成源/漏区16。
根据本例，在形成栅极绝缘膜之后，可以在形成MISFET之前评估MISFET的电特性。可以判断用于形成氮氧化硅膜的处理条件是好的还是坏的。
如果改变用于制造半导体器件的氧化法和氮化法或者如果将改变栅极绝缘膜的厚度，则可以在各种条件下形成氮氧化硅膜，并且可以计算NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例。通过这种方式，可以发现适当的处理条件和可以提高发展效率。
参照图9，下面将介绍根据另一实施例的半导体器件的制造方法。如图9所示的MISFET的栅极绝缘膜5具有氮氧化硅膜5a和高介电常数膜5b的两层结构。其它结构与图8D所示MISFET的相同。
高介电常数膜5b由HfO2、ZrO2、硅酸盐或其铝酸盐、或Al2O3构成。栅极绝缘膜5是通过氮化处理硅衬底1的表面或通过形成氮氧化硅膜并通过化学汽相淀积(CVD)等方法淀积高介电常数膜形成的。
氮氧化硅膜5a可防止高介电常数膜5b和硅衬底1一起反应以形成氧化硅膜。通过防止形成氧化硅膜，可以避免栅极绝缘膜5的介电常数大大降低。
而且在本例中，调整处理条件，使得氮氧化硅膜5a中的NSi3结构(Si键都耦合到N)中存在的主要氮原子与氮原子总数的比例为205或以下，以便提高MISFET的电特性。
前面已经结合优选实施例介绍了本发明。本发明不限于上述实施例。显然本领域普通技术人员可以做出各种修改、改进、组合等。
权利要求
1.一种半导体器件，包括半导体衬底；由氮氧化硅膜制成的并淀积在半导体衬底的部分表面区域上的栅极绝缘膜；淀积在栅极绝缘膜上的栅极；和淀积在栅极两侧的源区和漏区，其中栅极绝缘膜中存在的主要氮原子与氮原子总数的比例为20％或20％以下，并且，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。
2.根据权利要求1的半导体器件，其中，栅极绝缘膜的厚度为3nm或更薄。
3.一种半导体器件，包括半导体衬底；淀积在半导体衬底上的栅极绝缘膜，该栅极绝缘膜由依次淀积的氮氧化硅膜和高介电常数膜的叠层构成，该高介电常数膜的介电常数比氮氧化硅膜的介电常数高；淀积在栅极绝缘膜上的栅极；和淀积在栅极两侧的源区和漏区，其中栅极绝缘膜中存在的主要氮原子与氮原子总数的比例为20％或20％以下，并且，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。
4.一种半导体器件的制造方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；在氮氧化硅膜上形成用于栅极的导电膜；对导电膜进行构图以留下栅极；和向栅极两侧的半导体区域中注入杂质，以便形成源区和漏区，其中在形成氮氧化硅膜的步骤中，氮氧化硅膜是在氮氧化硅膜中存在的主要氮原子与氮原子总数的比例为20％或20％以下的条件下形成的，并且其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。
5.根据权利要求4的半导体器件的制造方法，其中，形成氮氧化硅膜的步骤包括以下步骤在半导体衬底的表面上形成氧化硅膜；和对氧化硅膜进行氮化处理。
6.根据权利要求4的半导体器件的制造方法，其中形成氮氧化硅膜的步骤包括以下步骤在半导体衬底的表面上形成氮化硅膜；和对氮化硅膜进行氧化处理。
7.一种半导体器件的电特性的评估方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；测量氮氧化硅膜中存在的主要氮原子与氮原子总数的比例，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子；和根据测量的存在比例评估用该氮氧化硅膜作为栅极绝缘膜的MISFET的特性。
8.一种半导体器件的特性的评估方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；通过采用X射线光电子能谱分析法测量氮氧化硅膜中的氮原子的1s轨道上的电子的能谱；将通过X射线光电子能谱分析法获得的峰值分开在比氮化硅中的氮原子的1s轨道上的电子能量高的能量一侧的至少两个第一峰值和在比该至少两个第一峰值低的能量一侧的一个第二峰值；计算第二峰值的面积与至少两个第一峰值和第二峰值的总面积的比例；和根据计算的比例评估采用氮氧化硅膜作为栅极绝缘膜的MISFET的特性。
9.一种处理条件评估方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；测量氮氧化硅膜中存在的主要氮原子与氮原子总数的比例，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子；和根据测量的比例判断形成氮氧化硅膜的步骤的处理条件的精度。
10.一种处理条件评估方法，包括以下步骤在半导体衬底的表面上形成氮氧化硅膜；通过采用X射线光电子能谱分析法测量氮氧化硅膜中氮原子的1s轨道上的电子能谱；将通过X射线光电子能谱分析法获得的峰值分成在比氮化硅中的氮原子的1s轨道上的电子能量高的能量一侧上的至少两个第一峰值和在比该至少两个峰值低的能量一侧上的一个第二峰值；计算第二峰值的面积与至少两个第一峰值和第二峰值的总面积的比例；和根据计算的比例评估形成氮氧化硅膜的步骤的精度。
11.一种半导体器件，包括半导体衬底；由氮氧化硅膜制成的并淀积在半导体衬底的部分表面区域上的栅极绝缘膜；淀积在栅极绝缘膜上的栅极；和淀积在栅极两侧的源区和漏区，其中通过采用X射线光电子能谱分析法测量氮氧化硅膜中氮原子的1s轨道上的电子能谱；将通过X射线光电子能谱分析法获得的峰值分成，在比氮化硅中的氮原子的1s轨道上的电子能量高的能量一侧上的至少两个第一峰值和在比该至少两个峰值低的能量一侧上的一个第二峰值，其中第二峰值的面积与至少两个第一峰值和第二峰值的总面积的比例为20％或20％以下。
12.根据权利要求1的半导体器件，其中，栅极绝缘膜的厚度为3nm或更薄。
13.一种半导体器件，包括半导体衬底；由依次淀积在半导体衬底的部分表面区域上的氮氧化硅膜和高介电常数膜的叠层构成的栅极绝缘膜，该介电常数膜的介电常数比氮氧化硅膜的介电常数高；淀积在栅极绝缘膜上的栅极；和淀积在栅极两侧的源区和漏区，其中通过采用X射线光电子能谱分析法测量氮氧化硅膜中氮原子的1s轨道上的电子能谱；将通过X射线光电子能谱分析法获得的峰值分成在比氮化硅中的氮原子的1s轨道上的电子能量高的能量一侧上的至少两个第一峰值和在比该至少两个峰值低的能量一侧上的一个第二峰值，其中第二峰值的面积与至少两个第一峰值和第二峰值的总面积的比例为20％或20％以下。
全文摘要
由氮氧化硅膜构成的栅极绝缘膜淀积在半导体衬底上。栅极淀积在栅极绝缘膜上。源区和漏区淀积在栅极两侧。栅极绝缘膜中存在的主要氮原子与氮原子总数的比例为20％或20％以下，其中每个主要氮原子的三个键都耦合到硅原子，并且连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。
文档编号G01R31/26GK1495912SQ0315850
公开日2004年5月12日 申请日期2003年9月17日 优先权日2002年9月17日
发明者堀充明, 田村直义, 滋野真弓, 义, 弓 申请人:富士通株式会社
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
