专利名称：削减板级物理测试点的测试方法
技术领域：
本发明涉及一种削减板级物理测试点的测试方法，属于集成电路板级生产测试领域。
背景技术：
在线测试(Ιη-Circuit Test, ICT)被广泛应用于电子制造企业，它的作用主要是通过夹具，以PCB上的测试点为接口，对PCB上的电子元器件进行电气测试，以诊断电子元器件是否完好。边界扫描测试(Boundary Scan Test)是另一种测试方法，其定义了 TAP (Test Access Port,测试访问端口)的5个管脚TDI (Test Data Input,测试数据输入)、 TDO(Test Data Output，测试数据输出)、TCK(测试时钟)、TMS (测试模式选择)及TRST (测试复位，可选)，其中，TMS用来加载控制信息；另外，边界扫描测试还定义了 TAP控制器所支持的几种测试模式，主要有外测试(EXTEST)、运行测试(RUNTEST)及内测试(INTEST)。使用时，将多个扫描器件的扫描链通过它们的TAP连在一起，就能够形成一个连续的边界寄存器链，在TDI加载测试信号就可以控制和测试所有相连的管脚。边界扫描测试的虚拟引脚能够代替ICT夹具对器件每个管脚的物理接触。由于传统的在线测试要求每一个电路节点至少有一个测试点，随着电路规模越来越大，所需的测试点越来越多，所以对应夹具制作复杂度也越来越高，测试时间越来越长， 测试成本越来越高。因此，有必要对现有的测试方法进行改良，提供一种兼具效率与成本的测试方法。
发明内容
本发明所要解决的技术问题在于提供一种测试成本低、测试时间短的削减板级物理测试点的测试方法。为解决上述技术问题，本发明采用如下技术方案一种削减板级物理测试点的测试方法，其特征在于，该方法包括如下步骤
Si,提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；
S2，对待测电路板上的物理测试点进行筛�。蕴舫鋈舾煽梢员幌醯奈锢聿馐缘悖� S3，运用在线测试对未被消减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被消减的物理测试点进行测试。作为本发明的进一步改进，若干电子元器件包括相互连接的两个边界扫描器件， 其中，这两个边界扫描器件引脚直连的网线上的物理测试点可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的一个边界扫描器件与一个存储器器件，其中，边界扫描器件与存储器器件之间的物理测试点可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的边界扫描器件、存储器器件、及位于边界扫描器件与存储器器件之间的一个或者多个电阻，其中，边界扫描器件与电阻之间的物理测试点可以被消减，电阻与存储器器件之间的物理测试点也可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的两个边界扫描器件及位于这两个边界扫描器件之间的缓冲器，其中，每一个边界扫描器件与缓冲器之间的物理测试点均可以被消减。作为本发明的进一步改进，若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件，其中，以差分线相连的电容与边界扫描器件之间的物理测试点可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的两个边界扫描器件， 其中，这两个边界扫描器件之间以差分线相连的物理测试点可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的两个边界扫描器件及并联电阻，其中，这两个边界扫描器件之间以并联电阻相连的物理测试点均可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的两个边界扫描器件、 及位于两个边界扫描器件之间的中间隔上拉电阻或者中间隔下拉电阻，其中，边界扫描器件与中间隔上拉电阻或者中间隔下拉电阻之间的物理测试点均可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的边界扫描器件、存储器器件及中间隔上拉电阻，其中，边界扫描器件与中间隔上拉电阻之间的物理测试点可以被消减。作为本发明的进一步改进，若干电子元器件包括相互连接的边界扫描器件与中间隔上拉电阻或者中间隔下拉电阻，其中，边界扫描器件与中间隔上拉电阻或者中间隔下拉电阻之间的物理测试点可以被消减。作为本发明的进一步改进，若干电子元器件包括连接在一起的两个边界扫描器件、两个下拉电阻及两个电容，其中，边界扫描器件与下拉电阻之间以差分线相连的物理测试点可以被消减，连接下拉电阻与电容之间的物理测试点也可以被消减。作为本发明的进一步改进，若干电子元器件包括连接在一起的两个边界扫描器件、下拉电阻及电容，其中，连接下拉电阻与电容的物理测试点可以被消减。相较于现有技术，本发明通过对待测电路板上部分物理测试点进行优化和消减， 把这部分消减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。
图1是本发明测试方法中可以被消减的物理测试点，其中，两个边界扫描器件引脚直连的网线上的测试点可以被消减。图2是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-存储器器件间的测试点可以被消减。图3是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-单个或多个电阻-存储器器件间的测试点都可以被消减。图4是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-缓冲器-边界扫描器件间的测试点都可以被消减。图5是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-电容-边界扫描器件间(以差分线相连)的测试点都可以被消减。图6是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-边界扫描器件间(以差分线相连)的测试点都可以被消减。图7是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-边界扫描器件间(以并联电阻相连)的测试点都可以被消减。图8是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-边界扫描器件间(中间隔上拉电阻)的测试点都可以被消减。图9是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-存储器器件间(中间隔上拉电阻)的测试点都可以被消减。图10是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-上拉电阻的测试点都可以被消减。图11是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-边界扫描器件间(中间隔下拉电阻)的测试点都可以被消减。图12是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-下拉电阻的测试点都可以被消减。图13是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-边界扫描器件间(连接下拉电阻及电容，以差分线相连)的测试点都可以被消减。图14是本发明测试方法中可以被消减的物理测试点，其中，边界扫描器件-边界扫描器件间(连接下拉电阻及电容)的测试点都可以被消减。
具体实施例方式利用本发明测试方法检测的待测电路板(未图示)上安装有若干电子元器件，例如边界扫描器件、存储器器件、电阻及电容等，并在待测电路板上形成若干对应该等电子元器件的物理测试点。这些电子元器件通过待测电路板上的导电路径(参图1至图14中的连接线)对应连接在一起，使电路板具有特定的功能。本发明削减板级物理测试点的测试方法，包括如下步骤
Si,提供待测电路板，所述待测电路板上安装有若干电子元器件及物理测试点； S2，对待测电路板上的物理测试点进行筛�。蕴舫鋈舾煽梢员幌醯奈锢聿馐缘悖� S3，运用在线测试对未被消减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被消减的物理测试点进行测试。请参图1至图14所示，本发明削减板级物理测试点的测试方法中可以被消减的物理测试点用IPR表示，具体说明如下。请参图1所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BSD2)，其中，这两个边界扫描器件(BSD1、BSD》引脚直连的网线上的物理测试点可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图2所示，待测电路板(未图示)上安装有一个边界扫描器件(BSD)及一个存储器器件(MEM)，其中，边界扫描器件(BSD)与存储器器件(MEM)之间的物理测试点可以被消减，即，边界扫描器件(BSD)-存储器器件(MEM)间的物理测试点可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图3所示，待测电路板(未图示)上安装有一个边界扫描器件(BSD)、一个存储器器件(MEM)、及位于边界扫描器件(BSD)与存储器器件(MEM)之间的一个或者多个电阻 (R)，其中，边界扫描器件(BSD)与电阻(R)之间的物理测试点可以被消减，并且，电阻(R) 与存储器器件(MEM)之间的物理测试点也可以被消减，即，边界扫描器件(BSD)-单个或多个电阻(R)-存储器器件(MEM)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图4所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BS^)及位于这两个边界扫描器件(BSD1、BSD》之间的缓冲器(BUF)，其中，每一个边界扫描器件(BSD1、BSD2)与缓冲器(BUF)之间的物理测试点均可以被消减，即，边界扫描器件 (BSDl)-缓冲器(BUF)-边界扫描器件(BSD》间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图5所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BS^)及位于这两个边界扫描器件(BSD1、BSD》之间的两个电容(分别为Cl及C2)，其中，以差分线相连的电容(C1、C2)与边界扫描器件(BSD1、BSD2)之间的物理测试点均可以被消减，即，以差分线相连的边界扫描器件(BSDl)-电容(C1、C2)_边界扫描器件(BSD2)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图6所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BSD2)，其中，这两个边界扫描器件(分别为BSDl及BS^)之间以差分线相连的物理测试点均可以被消减，即，以差分线相连的边界扫描器件(BSDl)-边界扫描器件(BSD2)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测
试来完成。请参图7所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BSD2)，其中，这两个边界扫描器件(分别为BSDl及BSD2)之间以并联电阻(R)相连的物理测试点均可以被消减，即，以并联电阻(R)相连的边界扫描器件(BSDl)-边界扫描器件 (BSD2)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图8所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BSD2)，其中，边界扫描器件(BSDl)与中间隔上拉电阻(R)之间的物理测试点均可以被消减，即，带有中间隔上拉电阻(R)的边界扫描器件(BSDl)-边界扫描器件(BSD2)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试
来完成。请参图9所示，待测电路板(未图示)上安装有一个边界扫描器件(BSDl)及一个存储器器件(MEM)，其中，边界扫描器件(BSDl)与中间隔上拉电阻(R)之间的物理测试点均可以被消减，即，带有中间隔上拉电阻(R)的边界扫描器件(BSDl)-存储器器件(MEM)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。
请参图10所示，待测电路板(未图示)上安装有一个边界扫描器件(BSD)，其中， 边界扫描器件(BSD)与中间隔上拉电阻(R)之间的物理测试点均可以被消减，即，边界扫描器件(BSD)-上拉电阻(R)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图11所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BSD2)，其中，边界扫描器件(BSDl)与中间隔下拉电阻(R)之间的物理测试点均可以被消减，即，带有中间隔下拉电阻(R)的边界扫描器件(BSDl)-边界扫描器件(BSD2)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试
来完成。请参图12所示，待测电路板(未图示)上安装有一个边界扫描器件(BSD)，其中， 边界扫描器件(BSD)与中间隔下拉电阻(R)之间的物理测试点均可以被消减，即，边界扫描器件(BSD)-下拉电阻(R)间的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图13所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BSD2)、两个下拉电阻(R1、R2)及电容(C1、C2)，其中，边界扫描器件(BSD1、BSD2)与下拉电阻(R1、R2)之间以差分线相连的物理测试点均可以被消减，另外，连接下拉电阻(R1、R2) 及电容(C1、C2)之间的物理测试点也可以被消减，即，边界扫描器件(BSDl)-边界扫描器件 (BSD2)间，连接下拉电阻(R1、R2)与电容(C1、C2)、以及以差分线相连的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。请参图14所示，待测电路板(未图示)上安装有两个边界扫描器件(分别为BSDl 及BSD2)、下拉电阻(R)及电容(C)，其中，连接下拉电阻(R)及电容(C)的物理测试点都可以被消减，即，边界扫描器件(BSDl)-边界扫描器件(BSD2)间，连接下拉电阻(R)与电容 (C)的物理测试点都可以被消减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。相较于现有技术，本发明通过在线测试对待测电路板上电子元器件进行测试，另夕卜，对待测电路板上部分物理测试点进行优化和消减，把这部分消减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。综上所述，以上仅为本发明的较佳实施例而已，不应以此限制本发明的范围，即凡是依本发明权利要求书及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。
权利要求
1.一种削减板级物理测试点的测试方法，其特征在于，该方法包括如下步骤Si,提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；S2，对待测电路板上的物理测试点进行筛�。蕴舫鋈舾煽梢员幌醯奈锢聿馐缘悖籗3，运用在线测试对未被消减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被消减的物理测试点进行测试。
2.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的两个边界扫描器件，其中，这两个边界扫描器件引脚直连的网线上的物理测试点可以被消减。
3.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的一个边界扫描器件与一个存储器器件，其中，边界扫描器件与存储器器件之间的物理测试点可以被消减。
4.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的边界扫描器件、存储器器件、及位于边界扫描器件与存储器器件之间的一个或者多个电阻，其中，边界扫描器件与电阻之间的物理测试点可以被消减，电阻与存储器器件之间的物理测试点也可以被消减。
5.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的两个边界扫描器件及位于这两个边界扫描器件之间的缓冲器，其中，每一个边界扫描器件与缓冲器之间的物理测试点均可以被消减。
6.如权利要求1所述的测试方法，其特征在于若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件，其中，以差分线相连的电容与边界扫描器件之间的物理测试点可以被消减。
7.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的两个边界扫描器件，其中，这两个边界扫描器件之间以差分线相连的物理测试点可以被消减。
8.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的两个边界扫描器件及并联电阻，其中，这两个边界扫描器件之间以并联电阻相连的物理测试点均可以被消减。
9.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的两个边界扫描器件、及位于两个边界扫描器件之间的中间隔上拉电阻或者中间隔下拉电阻， 其中，边界扫描器件与中间隔上拉电阻或者中间隔下拉电阻之间的物理测试点均可以被消减。
10.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的边界扫描器件、存储器器件及中间隔上拉电阻，其中，边界扫描器件与中间隔上拉电阻之间的物理测试点可以被消减。
11.如权利要求1所述的测试方法，其特征在于若干电子元器件包括相互连接的边界扫描器件与中间隔上拉电阻或者中间隔下拉电阻，其中，边界扫描器件与中间隔上拉电阻或者中间隔下拉电阻之间的物理测试点可以被消减。
12.如权利要求1所述的测试方法，其特征在于若干电子元器件包括连接在一起的两个边界扫描器件、两个下拉电阻及两个电容，其中，边界扫描器件与下拉电阻之间以差分线相连的物理测试点可以被消减，连接下拉电阻与电容之间的物理测试点也可以被消减。
13.如权利要求1所述的测试方法，其特征在于若干电子元器件包括连接在一起的两个边界扫描器件、下拉电阻及电容，其中，连接下拉电阻与电容的物理测试点可以被消减。
全文摘要
本发明揭示了一种削减板级物理测试点的测试方法，包括如下步骤提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；对待测电路板上的物理测试点进行筛�。蕴舫鋈舾煽梢员幌醯奈锢聿馐缘悖辉擞迷谙卟馐曰晕幢幌醯奈锢聿馐缘憬胁馐裕硗猓ㄖ帽呓缟璨馐远钥梢员幌醯奈锢聿馐缘憬胁馐�。通过对待测电路板上部分物理测试点进行优化和消减，把这部分消减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。
文档编号G01R31/28GK102540046SQ20101058716
公开日2012年7月4日 申请日期2010年12月14日 优先权日2010年12月14日
发明者赵 怡 申请人:苏州工业园区谱芯科技有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
