亚星游戏官网-www.yaxin868.com

专利名称：用于测量仪器的混合信号采集系统的制作方法
技术领域：
本发明涉及测试和测量仪器领域，更具体而言涉及用于采集包括模拟信号和逻辑 信号的混合信号的系统。
背景技术：
用于采集模拟信号和逻辑或数字信号并显示所采集的信号的测量仪器作为混合 信号示波器是众所周知的。混合信号示波器最近已变得无处不在。这些仪器在添加数字信 号捕捉的情况下增加了传统的示波器能力。因此，此类仪器被视为示波器与“小型逻辑分析 仪”的组合，其中，模拟信号的采集定时与逻辑信号的采集定时对准。“小型逻辑分析仪”通 道将采集扩展至更多的通道，适合于对逻辑信号使用。这些额外通道可以在调试嵌入式系 统时提供有价值的见解。现在参照图1，举例说明传统混合示波器10的透视图。混合示波器10在壳体12 内包括小型逻辑分析仪电路和示波器电路且还在壳体12的前面板上包括具有8通道输入 端子的四个模拟输入接口 14和逻辑输入接口 16。所述前面板包括显示屏18和多个控制旋 钮和按钮。图2示出模拟输入接口 14中的一个的放大视图，其中，此接口包括BNC型输入连 接器20和六个辅助触头22，其用于识别探针类型、对探针施加功率、并在探针与示波器10 之间进行通信° 在题为"Electronic Interconnect Device for High Speed Signal and Data Transmission”且被转让与本发明相同的受让人的在2002年6月11日授权(issue) 的美国专利No. 6，402，565 (William R. Pooley等人)中讨论了本模拟接口的基本原理。图3是传统混合信号示波器10的方框图。模拟输入接口 14的四个连接器200 203处的四个通道模拟输入信号被施加于用于调节输入信号的振幅等的调节电路240 243。经调节的模拟信号被模数(A/D)转换器260 263分别数字化成例如8位数字信号。 这些数字信号通过抽取器280 283而被存储在采集存储器30中。数字接口 16的八个 连接器160 167处的八个通道逻辑输入信号分别被通过八个比较器320 327施加于八 个锁存电路340 347，其中，在图3中为了简化视图未示出比较器322 325和锁存电路 342 345。比较器320 327中的每一个将输入逻辑信号与预定阈值电平相比较以在输入 逻辑信号高于阈值电平时生成“高”逻辑信号并在输入逻辑信号低于阈值电平时生成“低” 逻辑信号。来自比较器320 327的这些逻辑信号被锁存电路340 347锁存。来自锁存 电路340 347的锁存逻辑信号通过8位抽取器36被存储在采集存储器30中。来自时钟 发生器40的时钟信号被施加于A/D转换器260 263和锁存电路340 347，以便逻辑采 集定时与模拟采集定时对准。对应于逻辑输入信号和模拟输入信号的存储数字信号被传输到显示控制器/存 储器块42，其中，显示控制器栅格化数字信号，将这些信号存储在显示存储器中并随后在显 示屏18上显示模拟和逻辑输入信号的波形。控制器44包括微处理器46、存储器48和输入 设备50，诸如图1所示的控制旋钮和按钮。微处理器46依照存储在存储器48中的程序和 来自输入设备50的指令来控制块240 243、280 283、36、40、30和42的操作。虽然在图3中为了简化附图未示出触发电路，但触发电路通过将来自调节电路240 243的信号或来自A/D转换器260 263的输出和/或来自锁存电路340 347的输出与由控制器44 设置的触发条件相比较来生成触发信号。该触发信号控制输入信号的哪个部分被存储在采 集存储器30中。混合信号示波器目前存在的问题之一是要提供多少逻辑通道。为了获得简化和成 本效益，虽然图3仅示出8个逻辑通道，大多数仪器已在16个附加逻辑通道方面标准化。虽 然这满足了大多数客户的需要，但仍存在需要附加通道的应用。另外，用户常常并不需要全 部的模拟采集能力，特别是在4通道混合信号示波器上。存在已被或正在被添加到示波器以扩展其采集能力的许多“专用”能力。这些包括 但不限于(1)高垂直分辨率(10或12位)和(2)触发并采集高速串行数据信号。这些能 力通常在专用仪器中找到。存在少量的高分辨率产品，但其是昂贵的并由利基市场(niche) 公司构造。高速串行数据采集已受限于高带宽示波器。通常，数据采集是模拟的，具有作为 二次过程发生的到数字的转换。需要的是一种用于允许用户在使用中相对于模拟和数字通道的数目配置仪器的 系统和方法。另外，需要的是一种用于以用于主流混合域示波器的附件的形式提供专用采 集能力的方法。

发明内容
因此，本发明提供了一种用于允许用户在使用中相对于模拟和数字通道的数目配 置仪器的测量仪器的混合信号采集系统。模拟输入接口和具有N个端子的逻辑输入接口被 安装在测量仪器的面板上以分别用于接收模拟信号和逻辑信号，其中，N是正整数且例如是 八。模数(A/D)转换器将来自模拟输入接口的模拟输入信号转换成N位数字信号且N个锁 存电路分别将来自逻辑输入接口的N个端子的逻辑信号锁存。复用器选择来自A/D转换器 的N位数字信号和来自所述N个锁存电路的N个逻辑信号中的一个。来自复用器的输出被 存储在存储器中。另外，本发明提供一种用于测量混合信号的测量仪器，其包括用于采集混合信号 的多个采集系统和用于显示由所述采集系统采集的混合信号的显示系统。如上所述，每个 采集系统包括模拟输入接口、A/D转换器、具有N个端子的逻辑输入接口、N个锁存电路、复 用器和存储器。此外，本发明提供一种采集混合信号的方法。当向模拟输入接口施加模拟输入信 号时，模拟输入信号被第一 A/D转换器转换成N位数字信号。当向具有N个逻辑输入端子 的逻辑输入接口施加N个逻辑信号时，N个逻辑信号被N个锁存电路锁存。由复用器选择 来自A/D转换器的N位数字信号和来自N个锁存电路的N个逻辑信号中的一个。来自复用 器的输出被存储在存储器中。在本发明的一个实施例中，模拟输入信号被第二 A/D转换器 而不是第一 A/D转换器转换成M位数字信号，其中，M是大于N的正整数。M位数字信号被 以交错方式经由逻辑输入接口、N个锁存电路和复用器发送到存储器。在本发明的第二实 施例中，从串行逻辑信号恢复时钟信号，对串行逻辑信号进行解码并从串行逻辑信号识别 触发事件。已解码信号被经由逻辑输入接口发送到测量仪器且触发事件被经由所述模拟输 入接口发送到仪器。
结合随附权利要求和附图来阅读时，通过以下详细说明，本发明的目的、优点及其 它新颖特征是显而易见的。


图1是用于测量混合信号的传统仪器的透视图。图2是安装在图1所示的传统测量仪器上的模拟输入接口的放大平面图。图3是图1所示的传统测量仪器的简化方框图。图4是本发明所使用的采集系统的方框图。图5是根据本发明的一个实施例的简化方框图。图6是安装在本发明的测量仪器上的输入接口的放大平面图。图7是根据本发明的另一实施例的简化方框图，其中，应用外部高分辨率A/D转换
ο图8是根据本发明的另一实施例的简化方框图，其中，应用串行数据探针。
具体实施例方式图4是用于本发明的芯片组或采集系统的方框图，其中，已采用类似的参考标号 来指示先前的图的相同元件。此芯片组包括模拟通道和数字通道。在模拟通道中，A/D转换 器26将模拟端子54处的模拟输入信号转换成N位数字信号，其中，依照时钟信号来确定采 样定时。N是正整数且在本示例中是八。数字通道包括N个或八个锁存电路340 347，其可 以是分别在端子560 567处具有用于接收逻辑信号的D输入端的D触发器(flip-flop)。 由时钟信号来确定这些锁存电路340 347的锁存定时。由于使用对于A/D转换器26而 言相同的时钟信号作为用于锁存电路340 347的锁存定时，所以A/D转换器26的采集定 时与锁存电路340 347的采集定时对准。复用器(MUX) 52接收来自A/D转换器26的8位数字信号、来自八个锁存电路 340 347的Q端子的作为8位锁存数字信号的锁存数字信号、以及复用器控制信号。复用 器52依照复用器控制信号选择来自A/D转换器26的8位数字信号和来自锁存电路340 347的8位数字信号中的一个。电开关对于复用器52而言是期望的，但是必要时可使用机 械开关。来自复用器52的8位数字输出信号通过抽取器28被施加于采集存储器30，使得 8位数字信号被存储在存储器30中。图4所示的芯片组可以由ASIC(专用集成电路)构 成。图4所示的此架构允许使用相同的芯片组来采集模拟通道或数字通道。如前所 述，与任何模拟通道同时进行时钟控制的8个数字通道被传递至相同的抽取电路、或抽取 器28、和数据存储电路或采集存储器30。这使得数字通道采集的设计成为模拟通道采集的 设计的相对简单的扩展。可以在诸如混合信号示波器的测量仪器中使用图4的此架构。如果复用器52被 固定为仅选择锁存电路340 347，则可以将图4所示的芯片组仅用于数字通道并将不使用 A/D转换器26。另一方面，如果复用器52被固定为仅选择A/D转换器26，则可以将芯片组 仅用于模拟通道并将不使用锁存电路340 347。然而，此混合信号示波器随后将具有模拟 和数字通道之间的固定分离，如图3的装置一样，通常被布置为4个模拟通道+8个数字通道。本发明通过最多地使用复用器52来使用图4所示的采集系统或芯片组。图5是根 据本发明的一个实施例的简化方框图，其中，已采用类似的参考标号来指示图3的相同元 件。在图5中，芯片组580、 581、582和583中的每一个与图4所示的相同。芯片组580 (参 照图4)的逻辑端子560 567从将八个逻辑输入端子530处的输入逻辑信号与预定阈值 电平TH相比较的八个比较器540接收输出。芯片组580(参照图4)的模拟端子54从在模 拟输入端子200处接收模拟输入信号的调节电路240接收输出。类似于芯片组580，芯片组 581在其逻辑端子560 567处经由八个比较器541从八个逻辑输入端子531接收逻辑输 入信号，还在其模拟端子54处经由调节电路241从模拟输入端子201接收模拟输入信号。 芯片组582在其逻辑端子560 567处经由八个比较器542从八个逻辑输入端子532接收 逻辑输入信号，还在其模拟端子54处经由调节电路242从模拟输入端子202接收模拟输入 信号。此外，芯片组583在其逻辑端子560 567处经由八个比较器543从八个逻辑输入 端子533接收逻辑输入信号，还在其模拟端子54处经由调节电路243从模拟输入端子203 接收模拟输入信号。类似于图3，芯片组580 583的采集存储器30被耦合到包括显示控制器/存储 器块42和显示设备18的显示系统。显示控制器/存储器块42在显示屏18上将存储的信 号显示为模拟波形和逻辑波形。控制器44包括微处理器46、存储器48和输入设备50，诸如 在测量仪器的面板上提供的控制旋钮和按钮。时钟发生器40在控制器44的控制下生成时 钟信号并将该时钟信号应用于芯片组580 583。控制器44生成将被施加于芯片组580 583的复用器控制信号。为了简化附图，在附图5中未示出触发电路，但其功能与上文参照 图3所述的相同。图6是用于本发明的输入接口 60的放大平面图。输入接口 60包括数字输入接口 62及具有BNC型模拟输入连接器20和六个辅助触头22的模拟接口。应注意的是与模拟 输入接口相邻地提供逻辑输入接口。模拟输入连接器20对应于每个模拟输入端子200 203且六个辅助触头22被耦合到控制器44。模拟输入接口类似于图2所示的传统模拟输 入接口，并且除传统模拟信号接口之外还提供功率和通信。这些探针接口为用户提供多个 好处，包括(1)诸如有源以及差分探针等要求功率的探针的直接连接，(2)诸如比例因子等 仪器参数的自动设置，以及(3)支持诸如有源端接等“附件”的能力。逻辑输入接口 62包 括对应于逻辑输入端子530 533的8个通道输入端子，其中，这些输入端子可以用于差分 信号类型或具有地线的单端类型。参照图4、5和6，下面将描述采集系统580的操作，因为此操作可以应用于采集系 统581、582和583。当模拟探针被连接到模拟输入连接器200或20时，控制器44使复用器 52通过经由辅助触头22来感测模拟探针连接或通过从输入设备50接收指令而自动地选择 A/D转换器。输入端子200处的模拟输入信号被缓冲并由调节电路240来调整其振幅或垂 直增益。来自调节电路240的模拟输出被A/D转换器26转换成8位数字信号，其中，由时 钟信号来控制采样定时，该时钟信号的频率可以被固定于用于A/D转换器26的最大频率。 由于复用器52选择A/D转换器26，所以通过复用器52来向抽取器28施加8位数字信号， 以便依照由控制器44设定的定时分辨率来对数字信号进行抽取。经抽取的数字信号被存 储在采集存储器30中。
当8通道逻辑探针被连接到逻辑输入接口 62或八个逻辑输入端子530时，控制器 44使复用器52通过经由传感器(未示出)、经由辅助触头22来感测逻辑探针连接、或通过 从输入设备50接收指令而自动地选择八个锁存电路340 347。分别由八个比较器540将 逻辑输入接口 62或八个输入端子530处的八个逻辑信号与预定阈值电平TH相比较。由控 制器44通过参考诸如TTL、ECL等输入逻辑族来控制该阈值电平。来自八个比较器540的 逻辑输出响应于来自时钟发生器40的时钟信号分别被锁存电路340 347锁存。类似于 模拟信号采集，时钟频率可以是用于锁存电路340 347的最大频率。由于复用器52选择 锁存电路340 347，来自锁存电路340 347的逻辑输出或8位逻辑信号被通过复用器 52施加于抽取器28，抽取器28依照由控制器44设定的定时分辨率对8位逻辑信号进行抽 取。经抽取的8位逻辑信号被存储在采集存储器30中。由于采集系统581 583的操作与采集系统580的相同，将不进行详细说明。在图5中未示出触发电路，但类似于传统的混合信号示波器，其控制信号的哪个部分被存储 在存储器30中。对应于逻辑输入信号和/或模拟输入信号的存储逻辑信号被从采集系统 580 583传输到显示控制器/存储器42以便在显示屏18上显示模拟波形和/或数字波 形。下面将总结上述操作。通过将模拟通道(通过A/D转换器)和数字通道两者连接 到采集系统，用户可以通过简单地连接正确的探针来配置用于用户应用的输入。如果期望 模拟采集，则连接传统的模拟探针。如果期望数字探测，则连接数字采集探针。在4通道示 波器中，可以看到用户在需要时可以获得多达32个数字通道。附加输入通道增加本发明的 多用性。应注意的是对除本发明提供的那些之外的“专用”逻辑通道的添加没有任何限制。 向用于外部触发输入等的辅助输入接口添加逻辑通道能力可能也是合理的，如果其被以其 他方式连接到存储器的话。在图4、5和6中，用于每个采集系统的数字位的数目是8，但其可以是另一数目。 当期望垂直分辨率高于A/D转换器26的垂直分辨率时，可以如图7所示地应用本发明。高 垂直分辨率探针70包括探针尖端71、从探针尖端71接收模拟信号的调节电路72和用于将 来自调节电路72的模拟信号转换成M位数字信号的M位A/D转换器74。M是大于逻辑输 入接口 56中的通道的数目的正整数且M是例如十六。在这种情况下，将16位数字信号划 分成两组8位数字信号，则将在下文中进一步讨论。数字信号被通过逻辑输入接口 56或八 个逻辑端子560 567传输到采集系统580的八个锁存电路340 347。复用器52选择八 个锁存电路340 347。高垂直分辨率探针70可以经由辅助触头22从测量仪器10接收功 率和时钟信号。由于可以沿着逻辑信号路径(被交错以便其配合到8位接口上)来路由来 自高分辨率A/D转换器74的输出，所以可以修改信号复用器52以处理此交错数据，将其馈 送到抽取器28，如同其为内部生成数据一样。在本实施例中，应注意的是外部高分辨率A/D 转换器74的采样率将不大于来自测量仪器10中的时钟发生器40的时钟信号的采样率的 1/2，并且随后以MSBO、LSBO、MSBl、LSBl等格式沿着8位数据路径发送此数据。抽取器28 被设计为将此数据流分裂以重新产生将像正常A/D采样一样被抽取的16位采样。外部A/ D转换器74的垂直分辨率可以是10、12、14或16位。参照图8，可以通过提供具有时钟恢复功能84、数据解码功能86和触发事件识别 功能88的外部电路80来实现高速串行数据探针。恢复的时钟被功能86和88使用。可以经由用于采集系统581的模拟输入接口 54来沿着模拟信号路径路由任何触发事件，在采集 系统581处，可以使用传统示波器过程来登记并处理该事件。可以经由用于采集系统580 的逻辑输入接口 56来沿着逻辑信号路径路由来自解码功能86的已解码数据，在采集系统 580处，其被存储在存储器30中。可能需要对采集系统的微小修改以支持串行数据探针的 能力，以便可以使用该触发事件作为触发器。因此，本发明提供一种用于允许用户在使用中相对于模拟和数字通道的数目来配 置仪器的系统和方法。另外，本发明的方法以主流混合域示波器的附件的形式提供专用采 集能力。 虽然在本文中已示出并详细描述了结合本发明的讲授内容的各种实施例，但本领 域的技术人员应很容易理解的是许多其它变化的实施例仍将结合这些讲授内容。例如，可 以将模拟和逻辑接口配置为使得在任何给定时间可以将仅模拟探针或仅逻辑探针连接到 接口。或者，可以同时将模拟探针和逻辑探针连接到给定通道的模拟和逻辑接口，并且可以 控制用于该通道的复用器以选择模拟探针或逻辑探针。
权利要求
1.一种用于测量仪器的混合信号采集系统，包括模拟输入接口，其被安装在所述测量仪器的面板上以用于接收模拟信号； 模数转换器，其用于将来自所述模拟输入接口的模拟输入信号转换成N位数字信号， 其中，N是正整数；逻辑输入接口，其被安装在所述测量仪器的面板上并具有用于接收逻辑信号的N个端子；N个锁存电路，其分别用于锁存来自所述N个逻辑输入端子的逻辑信号； 复用器，其用于选择来自所述模数转换器的N位数字信号和来自所述N个锁存电路的 N个逻辑信号中的一个；以及存储器，其用于存储来自复用器的输出。
2.如权利要求1所述的混合信号采集系统，还包括时钟发生器，其用于生成将被施加于所述模数转换器和所述N个锁存电路的时钟信号。
3.如权利要求1所述的混合信号采集系统，其中，与所述模拟输入接口相邻地提供所 述N个逻辑输入端子。
4.如权利要求1所述的混合信号采集系统，其中，在向所述模拟输入接口施加模拟输 入信号时所述复用器选择模拟输入信号且在向所述逻辑输入接口施加逻辑输入信号时所 述复用器选择逻辑输入信号。
5.如权利要求1所述的混合信号采集系统，还包括 抽取器，其被耦合到所述复用器与所述存储器之间。
6.一种用于测量混合信号的测量仪器，包括 多个采集系统，其用于采集混合信号；显示系统，其用于显示由所述采集系统采集的混合信号； 每个所述采集系统包括模拟输入接口，其被安装在所述测量仪器的面板上以用于接收模拟信号； 模数转换器，其用于将来自所述模拟输入接口的模拟输入信号转换成N位数字信号， 其中，N是正整数；逻辑输入接口，其被安装在所述测量仪器的面板上并具有用于接收逻辑信号的N个端子；N个锁存电路，其分别用于锁存来自所述N个逻辑输入端子的逻辑信号； 复用器，其用于选择来自所述模数转换器的N位数字信号和来自所述N个锁存电路的 N个逻辑信号中的一个；以及存储器，其用于存储来自复用器的输出。
7.如权利要求6所述的测量仪器，还包括时钟发生器，其用于生成将被施加于所述采集系统的所述模数转换器和所述N个锁存 电路的时钟信号。
8.如权利要求6所述的测量仪器，其中，在每个所述采集系统中与所述模拟输入接口 相邻地提供所述N个逻辑输入端子。
9.如权利要求6所述的测量仪器，其中，在每个所述采集系统中，在向所述模拟输入接口施加模拟输入信号时所述复用器选择模拟输入信号且在向所述逻辑输入接口施加逻辑 输入信号时所述复用器选择逻辑输入信号。
10.如权利要求6所述的测量仪器，其中，每个所述采集系统还包括耦合在所述复用器 与所述存储器之间的抽取器。
11.一种采集混合信号的方法，包括步骤当向模拟输入接口施加模拟输入信号时，由第一模数转换器将模拟输入信号转换成N 位数字信号，其中，N是正整数；当向N个逻辑输入端子施加N个逻辑信号时，由N个锁存电路来锁存N个逻辑信号； 由复用器来选择来自所述模数转换器的N位数字信号和来自所述N个锁存电路的N个 逻辑信号中的一个；以及将来自复用器的输出信号存储在存储器中。
12.如权利要求11所述的方法，还包括步骤由第二模数转换器而不是所述第一模数转换器将模拟输入信号转换成M位数字信号， 其中，M是大于N的正整数；以及以交错方式经由所述N个逻辑输入接口、所述N个锁存电路将M位数字信号发送到所 述复用器。
13.如权利要求12所述的方法，其中，N是8且M是16。
14.如权利要求11所述的方法，还包括步骤 从串行逻辑信号恢复时钟信号；对串行逻辑信号进行解码； 从串行逻辑信号中识别触发事件；经由所述逻辑输入接口将已解码信号发送到测量仪器；以及 经由所述模拟输入接口将触发事件发送到所述测量仪器。
全文摘要
本发明涉及用于测量仪器的混合信号采集系统。一种用于测试和测量仪器的混合信号采集系统允许在使用中配置模拟和数字通道的数目。该仪器包括分别用于接收模拟信号和N通道逻辑信号的模拟输入接口和N通道逻辑输入接口。A/D转换器将模拟输入信号转换成N位数字信号，并且N个锁存电路锁存N位逻辑信号。复用器选择来自A/D转换器的N位数字信号或来自N个锁存电路的N位逻辑信号，并且复用器的输出端处的所选信号被存储在采集存储器中。通过控制复用器选择，可以控制模拟通道和数字通道的数目。
文档编号G01R13/00GK102033149SQ20101028771
公开日2011年4月27日 申请日期2010年9月17日 优先权日2009年9月17日
发明者K·P·科比恩斯 申请人:特克特朗尼克公司