专利名称：集成电路晶圆级测试方法、半导体装置测试系统及其方法
技术领域：
本发明是有关于一种半导体测试方法，且特别是有关于一种晶圆级测试方法。
背景技术：
在半导体制造的过程中，晶圆必须经历许多制造过程以形成集成电路。而在各种 制程条件下及晶圆允收测试(wafer acceptance testing)中，必须透过执行多种晶圆级测 试以判定集成电路的效能及可靠度。晶圆级可靠度测试常用来侦测于集成电路制造过程中 的早期故障(early life failure)。一般而言，可靠度测试通过多种不同技术，如电力循环 开/关和施加超过正常工作条件的电压等技术，以对集成电路进行测试。然而，在测试的过 程中，由于集成电路可能遭受意外的损害，将导致现有的测试技术无法提供有效的可靠度 评价。举例而言，测试装置(例如探针套件)的寄生电感和寄生电容，可能引起高阻尼震荡 电压与集成电路的射频元件(例如电感电容谐振电路)耦接，进而造成集成电路意外的损 害。
发明内容
有鉴于此，本发明一目的就是提供一种集成电路晶圆级测试方法、半导体装置测 试系统及其方法，用以提供有效的可靠度评价。依据本发明一实施方式，提供一种晶圆级测试方法，包含下列步骤提供晶圆，晶 圆具有集成电路形成于其上。施加信号使集成电路作动，信号包含多个增加步级或减少步 级，且增加步级或减少步级的范围介于第一位准和第二位准间。在施加信号后，判定集成电 路是否遵守测试准则。依据本发明另一实施方式，提出了一种半导体装置测试系统，包含信号产生器、耦 合器以及�？�。信号产生器用以产生信号，产生的信号包含多个增加步级或减少步级，且增 加步级或减少步级的范围介于第一位准和第二位准间。耦合器用以耦接信号产生器及形成 于晶圆上的集成电路。�？樵谛藕疟皇┘佑诩傻缏泛螅靡耘卸傻缏肥欠褡袷夭馐� 准则。依据本发明又一实施方式，提供了一种测试半导体装置的方法，包含下列步骤提 供半导体装置，其具有集成电路以供测试，集成电路中包含电感性元件及电容性元件。在集 成电路上执行多个测试，每一测试包含施加类渐增电源信号以开启及关闭集成电路，而类 渐增电源信号包含多个步级，且步级的范围介于第一电压和第二电压之间。判定集成电路 是否遵守测试准则，测试准则对应于各自的测试。如上所述，依据本发明的集成电路晶圆级测试方法可减少集成电路在测试过程中 意外的损坏，进而提供更加精确的测试可靠度评价。
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下图1是绘示依照本发明一实施方式的集成电路测试方法的流程图；图2是绘示依照本发明一实施方式的系统的示意图；图3是绘示透过单一步级电源信号作动的待测装置的电路示意图；图4是绘示透过类渐增电源信号作动的待测装置的电路示意图；图5是绘示依照本发明一实施方式的电力循环测试方法的流程图；图6是绘示依照本发明一实施方式的使用类渐增电源信号以执行动态电压压力 测试方法的流程图。主要元件符号说明100 测试方法102-106 步骤200 测试系统202:晶圆204 晶粒210 测试装置212 探针300:示意电路302 输入端304 电源信号310 探针套件L 等效电感元件R 等效电阻元件312 焊垫320 待测装置322:焊垫电压C 电容元件330:过冲电压400:示意电路402:类渐增电源信号404:过冲电压410 供应信号500:电力循环测试方法502-520 步骤600 动态电压压力测试方法602-620 步骤
具体实施例方式以下将参照附图的内容，针对本发明实施方式及实施例进行说明与揭露，就附图 中相同的部分使用相同元件符号标记，以简化或省略其说明。
请参照图1，其绘示依照本发明一实施方式的集成电路测试方法100的流程图。集 成电路测试方法100可用以在多种不同的晶圆级测试中使集成电路作动，而晶圆级测试包 含在晶圆状态下对集成电路的电性测试。在步骤102中，提供具有集成电路形成于其上的 晶圆。其中，晶圆在经历许多的半导体技术领域中已知的半导体制造程序以形成集成电路， 该集成电路可包含各种不同类型的电路及装置，例如逻辑电路、内存电路、射频电路、高压 电路、输入/输出装置、系统单芯片装置等。接着，在步骤104中，施加信号使集成电路作动，施加的信号包含多个增加步级或 减少步级，且增加步级或减少步级的范围介于第一位准和第二位准之间。第一和第二位准 可包含电压位准。当然，第一和第二位准亦可选择为电流位准。举例来说，集成电路(如互 补金属氧化物半导体集成电路)在操作模式下可能使用定电流(constant current)，而在 待命模式下使用零偏压电流(zero biascurrent)以替代调降电压。因此，可通过偏压电流 上升或下降以使集成电路作动，此可称为电流渐增模式(current ramping mode)。而在后 面的实施例中所描述的类渐增电源信号(quasi-power ramping signal)，其使集成电路在 电压渐增模式(voltage ramping mode)或电流渐增模式下作动，且信号的范围由第一电压 位准/电流位准至第二电压位准/电流位准。根据测试条件的各别需求，可变换步进之数 量及电压/电流的步进大�。赜诓馐蕴跫鞅鹦枨蟮南附诮诤笙晔�。在步骤106中，在 施加信号于集成电路后，判定集成电路是否遵守测试准则，此测试准则与特定的测试相关， 而关于特定测试的细节将详述于后。图2绘示依照本发明一实施方式的系统的示意图。此系统200可用以实施图1 所绘示的方法100。上述的系统200包含晶圆202以供测试。晶圆202被当作待测装置 (device under test，DUT)，且晶圆202可包含基本的半导体，如硅、锗和钻石。在另一实施 方式中，晶圆202可包含合金半导体，如硅锗和硅锗碳化物。晶圆202可包含一或多个晶粒 204(或称芯片)形成于其上。每一晶粒204包含集成电路，且晶粒204可包含相同或不同 的集成电路。相邻的晶粒204之间具有划线(scribe line)，其作用在于分隔晶粒以进行 后续制造程序。系统200还包含测试装置210，且测试装置210为半导体技术领域中已知 的类型。测试装置210可包含自动测试设备(automatic test equipment，ATE)，测试装置 210可用以执行多种不同的晶圆级测试，如电力循环(power cycling)测试、动态电压压力 (dynamic voltage stress，DVS)测试、通路测试(continuity test)、直流/ 交流测试(AC/ DC test)、参数扫描(parameter scanning)、功能测试(functionality test)、静态供电电 流(quiescent supply current, IDDQ)测试及其它适合的测试。测试装置210可包含硬件和软件的元件，借此提供适合的操作和功能环境以进行 测试。举例来说，测试装置210可包含计算机、测试程序、信号产生器、探针套件、测量仪器 等。测试装置210可通过多个探针212与晶粒204耦接，探针212可能是探头或探针套件的 一部分。探针212可与放置于晶粒204上的测试垫及/或焊垫电耦接。测试垫及/或焊垫 提供了集成电路的互连结构(如布线)的电性连接。举例来说，某些探针可与集成电路的 供电端(如Vdd)及接地端(如Vss)的焊垫耦接，其它的探针可与集成电路的输入/输出 端(如数据信号)的焊垫耦接。因此，测试装置210可用以对集成电路施加电子信号(如 测试型样)，并在测试中由集成电路获得响应信号。以相关的测试准则对响应信号进行计 算，以判定特定的晶粒204的集成电路是否损坏。
请参阅图3，其绘示透过单一步级电源信号作动的待测装置的电路示意图。图3所 绘示的示意电路300包含提供电源信号304的输入端302，电源信号304可由图2的测试装 置210提供。输入端302与探针套件310耦接，探针套件310包含等效电感元件L和等效 电阻元件R。由一实施例中可观察到，等效电感元件L的范围可介于约5-30纳亨利(nH)， 等效电阻元件R可为约0. 5欧姆(ohm)。探针套件310包含与焊垫312连接的探针。焊垫 312与待测装置320的电源供应端相连接，以于测试进行时使待测装置320作动。待测装置 320的电源供应端的电压/电流位准表示为焊垫电压(Vpad)322。图3所绘示的示意电路 300尚可包含电容元件C，电容元件C以焊垫电压322的位准与待测装置320耦接。电容元 件C可表示焊垫的寄生电容和试验设备的金属线。电源信号304施加于待测装置320，用以进行多种不同种类的晶圆级测试，如电力 循环测试、动态电压压力测试、通路测试、直流/交流测试、参数扫描、功能测试、静态供电 电流测试和其它适合的测试。可理解的是电信号如数据信号和频率信号亦可提供给测试装 置，但为了保持图示明确性及简单性在此省略未绘示。在此实施方式中，电源信号304包含 单一步级信号，其范围介于接地/0伏特或零偏压电流/0毫安(如Vss)至正供应电压/电 流(如Vdd)之间。应特别注意的是其它测试装置可能以负供应电压/电流进行操作。正 供应电压/电流可表示为X倍Vdd。在某些测试中，可施加正常工作电压使待测装置320作 动，此时X等于1，例如电力循环测试。在另外的测试中，可能会施加超越正常工作电压使待 测装置320作动，此时X大于1，例如以1. 4倍Vdd进行的动态电压压力测试。由观察中得知，当电源信号304由0伏特/0毫安转换为正供应电压/电流，以及 电源信号304由正供应电压/电流转换为0伏特/0毫安时，焊垫电压322的位准等于过冲 电压330。过冲电压330是由试验设备的电感元件L和电容元件C(如寄生电感电容)所 产生，过冲电压330的大小取决于电压/电流步级大小。过冲电压330可能会造成待测装 置320意外的损害，特别是那些具有射频元件的待测装置。在某些情况下，可观察到寄生电 感电容可能导致近乎2倍的Vdd阻尼震荡电压与待测装置的射频网络耦接(如电感电容共 振)。因此，过冲电压注入射频元件(如谐振电路)时，将有可能使待测装置过载，从而造成 待测装置在测试过程中损害。一个可行的解决方案是在探针套件中加入电阻电容滤波器， 以将过冲电压降低到可接受的位准。然而，这样必须耗费额外的成本，且必须要对探针套件 进行修改。因此，下面所揭露的实施方式将提供一个符合成本效益的方法来降低过冲电压， 且可轻易地实作于合适的测试程序中。请参阅图4，其绘示透过类渐增电源信号作动的待测装置的电路示意图。图4所绘 示的示意电路400与图3的示意电路300相类似，不同之处在于电源供应信号包含类渐增 电源信号402，以取代图3中的单一步级电源信号304。因此，图3及图4中相似的部分将 以相同的编号表示。类渐增电源信号402由合适的测试程控信号产生器所产生。测试程序 可依照需求指定步级数量、测试电压/电流、步级大小、步级时间(或停留时间)以及斜坡 时间。可理解的是电力循环的数量可依照特定测试的设定而有所变化，并不限于图4所示 的电力循环。在此一实施方式中，类渐增电源信号402的范围由接地/0伏特(如Vss)至 正供应电压(如Vdd)。需要特别注意的是其它待测装置可能以负供应电压进行操作。正供 应电压可表示为X倍Vdd。在某些测试中，可施加正常工作电压使待测装置320作动，此时 X等于1，例如电力循环测试。在另外的测试中，可能会施加超越正常工作电压使待测装置320作动，此时X大于1，例如以1.4倍Vdd进行的动态电压压力测试。斜坡时间(T)(如递增斜坡或递减斜坡)可配置为与图3的电源信号304实质上 相等。在某些实施方式下，斜坡时间可根据待测装置320的响应时间予以确定。因此，斜坡 时间中类渐增电源信号每一步级可表示为(Τ/η)或(m*T/n)，其中η为步级数量，m为延伸 的斜坡时间。透过决定步级数量(如递增斜坡或递减斜坡)，可控制耦接于待测装置320上 射频元件的阻尼震荡电压位准。如前面对于图3的讨论中，使用单一步级电源信号时，焊垫 电压322的位准等于过冲电压，且导致阻尼震荡电压与待测装置320的射频网络耦接。而 在使用类渐增电源信号时，耦接的阻尼震荡电压可表示为(过冲电压/n)，其中η为步级数 量。因此，随着步级数量的增加，将可降低通过电感电容共振耦接于待测装置320的射频网 络的阻尼震荡电压。在此实施方式中，类渐增电源信号402包含10个增加步级与10个减少步级。其 中，增加步级的范围介于接地/0伏特(如Vss)至正供应电压(如Vdd)之间，减少步级的 范围介于正供应电压至接地/0伏特之间。在一实施例中，X等于1(将供应电压设定为正 常操作电压)，递增十分之一 Vdd的一个步级可能使过冲电压404降低为十分之一(与图3 中单一步级电源信号304比较)，且在递减时亦可达到类似的降低效果。因此，提供于焊垫 电压322的供应信号410可包含过冲电压404，且透过设定测试程序的类渐增电源信号的步 级大小和停留时间可将过冲电压404最小化。如此一来，透过前述的类渐增电源信号402， 可降低因耦接于待测装置的射频网络的阻尼震荡电压所造成意外的损害，进而提供更加精 确的测试可靠度评价。请参阅图5，其绘示依照本发明一实施方式的电力循环测试方法的流程图。上述测 试方法500利用与图4类似的类渐增电源信号，并可用来侦测与制造过程和预测待测装置 相关的早期故障的问题。此测试方法可称为已知良品(Known Good Die)，其中裸晶粒将在 晶圆等级中进行测试及筛�。铱墒褂猛�2中的系统200来执行测试方法500。在步骤502 中，在待测装置上执行通路测试。通路测试用以侦测待测装置互相连通的错误，如断路。若 待测装置无法通过通路测试，则待测装置将被放置到故障种类(Fail Bin)A。同样地，其它 在类似状态下发生错误的待测装置在测试方法500中可被群聚在一起，以进行进一步的分 析，进而判定造成错误的可能原因。若待测装置通过通路测试，则待测装置将继续进行后面 的测试。接着，在步骤504中，使用类渐增电源信号将待测装置开启。类渐增电源信号包 含范围介于0伏特至供应电压(如Vdd)的多个增加步级。供应电压被设定为待测装置的 正常工作电压。正如前面所提到的，增加步级的数量可根据测试设备来变换。在步骤506 中，在待测装置上执行功能测试。功能测试包含半导体技术领域中已知的多种不同种类的 测试，在此不作详细的描述。例如，功能测试可能包含静态电流测试(Integrated Circuit Quiescent Current Test, IDDQTest) 0静态电流测试用以测量待测装置在静态下(如输入 暂停静止时)的供应电流。测量的结果可储存于内存中，以与后续重复进行的静态电流测 试的结果进行比较。若待测装置无法通过功能测试，则待测装置将被放置到故障种类B。若 待测装置顺利通过功能测试，则继续进行步骤508。在步骤508中，关闭待测装置并继续进 行测试。类渐增电源信号可进一步包含范围介于供应电压(如Vdd)至0伏特的多个减少 步级，而减少步级之的数目与增加步级的数目相等。
在步骤510中，在待测装置上执行电力循环测试。电力循环测试用来对待测装置 施压及引发关于制造过程中的错误。电力循环测试利用类渐增电源信号，以正常工作电压 (如Vdd)来开启或关闭待测装置，且电力循环测试将会执行χ次的循环。在本发明的一实 施方式中，χ次的循环可等于100次开/关循环。可以理解的是，可根据测试设备及/或历 史数据变换循环的次数。可针对待测装置进行可靠度分析，以判定待测装置是否未通过电 力循环测试。举例而言，可靠度测试可能包含执行另一个静态电流测试，并与先前测量到的 供应电流比较，判定供应电流是否有重大的改变。若待测装置未能通过可靠度测试，则待测 装置将被放置到故障种类X。若待测装置顺利通过可靠度测试，则继续进行后续测试。在步骤512中，在待测装置上执行另一个电力循环测试。此一电力循环测试与步 骤510中的十分类似，不同之处在于循环的次数由χ次增加到y次，以进一步对待测装置施 压。在一实施方式中，y次的循环可等于200次开/关循环。可以理解的是可根据测试设 备及/或历史资料变换循环的次数。在另一实施方式中，循环的次数可与先前的电力循环 测试相同。与步骤510的电力循环测试相类似，电力循环测试利用类渐增电源信号，以正常 工作电压(如Vdd)来开启或关闭待测装置。可针对待测装置进行可靠度分析以判定待测 装置是否未通过电力循环测试。举例而言，可靠度测试可能包含执行另一个静态电流测试， 并与先前测量到的供应电流比较，判定供应电流是否有重大的改变。若待测装置未能通过 可靠度测试，则待测装置将被放置到故障种类Y。若待测装置顺利通过可靠度测试，则继续 进行后续测试。在步骤514中，在待测装置上执行又一电力循环测试。此一电力循环测试与步骤 512中的十分类似，不同之处在于循环的次数由y次增加到ζ次，以再进一步地对待测装置 施压。在一实施方式中，ζ次的循环可等于300次开/关循环。在另一实施方式中，循环的 次数可与先前所进行的电力循环测试相同。与步骤512的电力循环测试相类似，电力循环 测试利用类渐增电源信号，以正常工作电压(如Vdd)来开启或关闭待测装置。可针对待测 装置进行可靠度分析，以判定待测装置是否未通过电力循环测试。举例而言，可靠度测试可 能包含执行另一个静态电流测试，并与先前测量到的供应电流比较，判定供应电流是否有 重大的改变。若待测装置未能通过可靠度测试，则待测装置将被放置到故障种类Z。若待测 装置顺利通过可靠度测试，则继续进行后续测试。在步骤516中，使用类渐增电源信号开启待测装置。此开启程序与步骤504中所 揭露的相类似。在步骤518中，在待测装置上执行其它测试。其它的测试可包含多种半导 体技术领域中已知的测试，在此省略不作进一步描述。举例来说，在供应电压接近晶体管的 门坎值执行的低电压测试；可执行参数测试(如参数扫描)以测量待测装置的多种电性参 数，并判定该些参数是否在设计规格内；或执行直流测试及交流测试，以分别在直流电流和 电压与交流电流和电压下，判定待测装置的效能特性。若待测装置未通过某项特定测试，则 待测装置将被放置到该项特定测试对应的故障种类。在步骤520中，使用类渐增电源信号关闭待测装置。此关闭程序与步骤508中所 揭露的相类似。需要特别注意的是，可通过使用类渐增电源信号，将阻尼震荡电压与待测装 置的射频网络耦接所造成意外的损害降至最低，进而提供更加准确的效能和可靠度测试评 价。另外应该要特别注意的是，以上所揭露的测试与其执行顺序，可依据制造商的测试需求 加以变化。若待测装置通过效能和可靠度测试，待测装置将可继续进行后续处理，例如晶粒分割(如dicing)和芯片封装。请参阅图6，其绘示依照本发明一实施方式的使用类渐增电源信号以执行动态电 压压力测试方法600的流程图。测试方法600利用类似于图4中已揭露的类渐增电源信 号。透过执行测试方法600可侦测关于待测装置的制造过程和预测早期错误的问题。此测 试方法可称为已知良品，其中裸晶粒将在晶圆等级中进行测试及筛选。使用图2中的系统 200来执行测试方法600。测试方法600与图5的测试方法500非常类似，其差别在于测试 方法600使用动态电压压力测试以过载待测装置并引发错误。在步骤602中，在待测装置 上执行通路测试。通路测试用以侦测待测装置互相连通的错误，如断路。若待测装置无法 通过通路测试，则待测装置将被放置到故障种类A。同样地，其它在类似状态下发生错误的 待测装置将可被群聚在一起，以进行进一步的分析，进而判定造成错误的可能原因。若待测 装置通过通路测试，则待测装置将继续进行后面的测试。在步骤604中，使用类渐增电源信号将待测装置开启。类渐增电源信号包含范围 介于0伏特至供应电压(如Vdd)的多个增加步级。供应电压被设定为待测装置的正常工 作电压。上述的增加步级的数量可根据测试设备来变换。在步骤606中，在待测装置上执 行功能测试。功能测试包含半导体技术领域中已知的多种不同种类的测试，在此不加以细 述。例如，功能测试可能包含静态电流测试。静态电流测试用以测量待测装置在静态下(如 输入暂停静止时)的供应电流。可将测量的结果储存于内存中，以与后续重复进行的静态 电流测试的结果进行比较。若待测装置无法通过功能测试，则待测装置将被放置到故障种 类B。若待测装置顺利通过功能测试，则继续进行步骤608。在步骤608中，关闭待测装置 并继续进行测试。类渐增电源信号可进一步包含范围介于供应电压至0伏特的多个减少步 级，而减少步级的数目与增加步级的数目相等。在步骤610中，在待测装置上执行动态电压压力测试。动态电压压力测试用来过 载待测装置及引发关于制造过程中的错误。动态电压压力测试利用类渐增电源信号，在一 段时间内以超出正常工作电压的电压(如X倍的Vdd)开启待测装置。在本发明的一实施 方式中，供应电压等于1.4倍的Vdd。动态电压压力测试将会执行X次的循环。在本发明 的一实施方式中，χ次的循环可等于100次开/关循环。可以理解的是可根据测试设备及/ 或历史数据变换循环的次数。可针对待测装置进行可靠度分析，以判定待测装置是否未通 过动态电压压力测试。举例而言，可靠度测试可能包含执行另一个静态电流测试，并与先前 测量到的供应电流比较，判定供应电流是否有重大的改变。若待测装置未能通过可靠度测 试，则待测装置将被放置到故障种类X。若待测装置顺利通过可靠度测试，则继续进行后续 测试。在步骤612中，在待测装置上执行另一个动态电压压力测试。此一动态电压压力 测试与步骤610中的十分类似，不同之处在于循环的次数由χ次增加到y次，以进一步过载 待测装置。在一实施方式中，y次的循环可等于200次开/关循环。在另一实施方式中，循 环的次数可与先前的电力循环测试相同。与步骤610的动态电压压力测试相类似，动态电 压压力测试利用类渐增电源信号，以超出正常工作电压的电压(如1.4倍的Vdd)来开启待 测装置。可针对待测装置进行可靠度分析以判定待测装置是否未通过动态电压压力测试。 举例而言，可靠度测试可能包含执行另一个静态电流测试，并与先前测量到的供应电流比 较，判定供应电流是否有重大的改变。若待测装置未能通过可靠度测试，则待测装置将被放置到故障种类Y。若待测装置顺利通过可靠度测试，则继续进行后续测试。在步骤614中，在待测装置上执行又一动态电压压力测试。此一电力循环测试与 步骤612中的十分类似，不同之处在于循环的次数由y次增加到ζ次，以再进一步地过载待 测装置。在一实施方式中，ζ次的循环可等于500次开/关循环。在另一实施例中，循环的 次数可与先前所进行的动态电压压力测试相同。与步骤612的动态电压压力测试相类似， 动态电压压力测试利用类渐增电源信号，以超出正常工作电压的电压(如1. 44倍的Vdd) 来开启待测装置。可针对待测装置进行可靠度分析，以判定待测装置是否未通过动态电压压力测 试。举例而言，可靠度测试可能包含执行另一个静态电流测试，并与先前测量到的供应电流 比较，判定供应电流是否有重大的改变。若待测装置未能通过可靠度测试，则待测装置将被 放置到故障种类Z。若待测装置顺利通过可靠度测试，则继续进行后续测试。在步骤616中，使用类渐增电源信号开启待测装置。此开启程序与步骤604中所 揭露相类似。在步骤618中，在待测装置上执行其它测试。其它测试可包含多种半导体技 术领域中已知的测试，在此不对相关细节作进一步描述，具体例子请参见图5的步骤518中 所揭露的其它测试。若待测装置未通过某项特定测试，则待测装置将被放置到该项特定测 试对应的故障种类。在步骤620中，使用类渐增电源信号关闭待测装置。此关闭程序与步 骤608中所揭露的相类似。需要特别注意的是，即使在待测装置上施加超出正常工作电压 所进行的测试中，亦可通过使用类渐增电源信号，将阻尼震荡电压与待测装置的射频网络 耦接所造成意外损害降至最低。另外，可增加类渐增电源信号的步级数量，以压抑因提高供 应电压产生的耦接阻尼震荡电压。若待测装置通过效能和可靠度测试，待测装置将继续进 行后续处理，例如晶粒分割(如dicing)和芯片封装。由上述本发明实施方式可知，透过类渐增电源信号以作动集成电路，可有效降低 过冲电压的位准，进一步降低待测装置因过冲电压所造成的意外的损害，以提供更加精确 的测试可靠度评价。再者，本发明无须耗费额外的硬件成本，亦无须对测试硬件进行修改即可有效地 降低过冲电压，且可轻易适用于现有已知的晶圆级测试程序。虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技术 的人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范 围当视权利要求书所界定的范围为准。
权利要求
1.一种晶圆级测试方法，其特征在于，包含提供一晶圆，该晶圆具有一集成电路形成于其上；施加一信号使该集成电路作动，该信号包含多个增加步级或减少步级，且该些增加步 级或减少步级的范围介于一第一位准和一第二位准间；以及在施加该信号后，判定该集成电路是否遵守一测试准则。
2.根据权利要求1所述的晶圆级测试方法，其特征在于，该些增加步级包含一步级电 压或一步级电流，该步级电压是由一第一电压位准增加至一第二电压位准，该步级电流是 由一第一电流位准增加至一第二电流位准，该些减少步级包含该步级电压或该步级电流， 该步级电压是由该第二电压位准减少至该第一电压位准，该步级电流是由该第二电流位准 减少至该第一电流位准。
3.根据权利要求2所述的晶圆级测试方法，其特征在于，该步级电压或该步级电流对 应于一阻尼震荡电压，该阻尼震荡电压用以与该集成电路的一等效射频电路耦接。
4.根据权利要求1所述的晶圆级测试方法，其特征在于，该测试准则是一动态电压压 力测试、一电力循环测试、一通路测试或一功能测试。
5.根据权利要求4所述的晶圆级测试方法，其特征在于，在该动态电压压力测试中，该 第一电压位准为约0伏特，该第二电压位准为超出该集成电路的一正常操作电压，该第一 电流位准为约0毫安，且该第二电流位准为超出该集成电路的一正常操作电流。
6.根据权利要求4所述的晶圆级测试方法，其特征在于，在该电力循环测试中，该第一 电压位准为约0伏特，该第二电压位准约等于该集成电路的一正常操作电压，该第一电流 位准为约0毫安，且该第二电流位准为超出该集成电路的一正常操作电流。
7.根据权利要求1所述的晶圆级测试方法，其特征在于，该施加该信号包含施加该信 号多个周期，以进行一第一测试，并在该第一测试后，另施加该信号多个周期，以进行一第 二测试，借此判定该集成电路是否遵守该测试准则。
8.根据权利要求7所述的晶圆级测试方法，其特征在于，该第二测试的周期数大于该 第一测试的周期数。
9.根据权利要求1所述的晶圆级测试方法，其特征在于，该集成电路包含一电感性元 件及一电容性元件。
10.一种半导体装置测试系统，其特征在于，包含一信号产生器，用以产生一信号，该信号包含多个增加步级或减少步级，且该些增加步 级或减少步级的范围介于一第一位准和一第二位准间；一耦合器，用以耦接该信号产生器及一集成电路，该集成电路形成于一晶圆上；以及一�？椋靡栽诟眯藕疟皇┘佑诟眉傻缏泛螅卸ǜ眉傻缏肥欠褡袷匾徊馐宰荚�。
11.根据权利要求10所述的半导体装置测试系统，其特征在于，该些增加步级包含一 步级电压或一步级电流，该步级电压是由一第一电压位准增加至一第二电压位准，该步级 电流是由一第一电流位准增加至一第二电流位准，该些减少步级包含该步级电压或该步级 电流，该步级电压是由该第二电压位准减少至该第一电压位准，该步级电流是由该第二电 流位准减少至该第一电流位准。
12.根据权利要求11所述的半导体装置测试系统，其特征在于，该步级电压或该步级 电流对应于一阻尼震荡电压，该阻尼震荡电压用以与该集成电路的一等效射频电路耦接。
13.根据权利要求10所述的半导体装置测试系统，其特征在于，该信号产生器用以产 生该信号多个周期，以进行一第一测试；其中，该信号产生器另产生该信号多个周期，以进行一第二测试；以及其中，在该第一测试和该第二测试中，该模块判定该集成电路是否遵守该测试准则。
14.根据权利要求10所述的半导体装置测试系统，其特征在于，该测试准则是一动态 电压压力测试、一电力循环测试、一通路测试或一功能测试。
15.一种测试半导体装置的方法，其特征在于，包含提供一半导体装置，其具有一集成电路以供测试，该集成电路包含一电感性元件及一 电容性元件；在该集成电路上执行多个测试，每一该些测试包含施加一类渐增电源信号以开启及关 闭该集成电路，该类渐增电源信号包含多个步级，且该些步级的范围介于一第一电压位准 和一第二电压位准间或介于一第一电流位准和一第二电流位准间；以及判定该集成电路是否遵守一测试准则，该测试准则是对应于各自的每一该些测试。
16.根据权利要求15所述的测试半导体装置的方法，其特征在于，该些测试包含一动 态电压压力测试和一电力循环测试。
17.根据权利要求16所述的测试半导体装置的方法，其特征在于，该些测试进一步包 含一通路测试及一功能测试。
18.根据权利要求16所述的测试半导体装置的方法，其特征在于，该类渐增电源信号 具有多个周期。
19.根据权利要求15所述的测试半导体装置的方法，其特征在于，该类渐增电源信号 的每一步级包含一步级电压或一步级电流，该步级电压或该步级电流相对于一阻尼震荡电 压，该阻尼震荡电压用以与该集成电路的该电感性元件和该电容性元件耦接。
20.根据权利要求15所述的测试半导体装置的方法，其特征在于，该第一电压位准为 约0伏特，该第二电压位准为约等于或大于该集成电路的一正常操作电压，该第一电流位 准为约0毫安，且该第二电流位准为约等于或大于该集成电路的一正常操作电流。
全文摘要
本发明涉及一种晶圆级测试方法、半导体装置测试系统及其方法，该晶圆级测试方法包含下列步骤提供具有集成电路的晶圆。施加信号使集成电路作动，信号包含增加步级或减少步级，且增加步级或减少步级的范围介于第一位准和第二位准之间。在施加信号后，判定集成电路是否遵守测试准则。
文档编号G01R31/28GK101996912SQ20101000318
公开日2011年3月30日 申请日期2010年1月14日 优先权日2009年8月11日
发明者洪宗扬, 王明义 申请人:台湾积体电路制造股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
