专利名称：数字半导体器件的测试装置及方法
技术领域：
本发明涉及一种测试装置，尤其是一种数字半导体器件的测试装置。本发明还涉及一种测试方法，尤其是一种数字半导体器件的测试方法。
背景技术：
逻辑测试仪的优点是数字通道灵活多变，向量发生器为SQPG模式，生成的向量变化复杂度高，向量存储深度大，缺点是数字通道数量少，单价贵，同测数相对较少；存储器测试仪结构如图ι所示，主要由管脚电路�？�(PE�？椋琍in Electronics)、波形格式控制器�？�(TGFC �？椋琓iming Generator Format Control)、数字比较�？�(SC 模块，Sense Control)、可编程数据选择器�？�(PDS�？椋琍rogrammable Data Elector)、算法向量发生器�？�(ALPG�？椋珹lgorithmic Pattern Generator)和时序发生器�？�(TG�？椋� Timing Generator)六部分组成测试硬件�？�。所述算法向量发生器模块用于存放测试向量信息，当需要输出波形至待测器件(DUT，Device Under Test)时，所述算法向量发生器�？榛岣菔毙蚍⑸髂？榉⑺偷闹魇敝有藕攀涑霾馐韵蛄恐了隹杀喑淌菅≡衿髂？橹校ü杀喑淌菅≡衿髂？槟诓靠氐那谢唬馐韵蛄看涞讲馐阅Ｗ�(PerPin) 资源中，首先会经过各个待测模组的波形格式控制器�？橹校ㄐ胃袷娇刂破髂？榈淖饔檬墙邮沼墒毙蚍⑸髂？榉⑺偷闹魇敝有藕牛岷喜馐韵蛄考安ㄐ胃袷缴刹馐孕枰牟ㄐ�。然后所述波形格式控制器�？榛峤ㄐ未偷剿龉芙诺缏纺？椋芙诺缏纺？榛峤涑霾ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链饽？榈囊�(PAD)上。在比较周期，所述波形格式控制器�？榛峤ㄐ未偷剿鍪直冉夏？椋美春凸芙诺缏纺？榈谋冉掀鞯氖涑鼋峁鞫员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL。这种存储器测试仪的优点是数字通道数量多，同测数多，缺点是向量发生器为ALPG模式，生成的向量变化复杂度低，向量存储深度较小。由此看来，两种测试仪相互各有特点，目前即有高同测数，又能同时测试存储器芯片和逻辑芯片的测试仪，一般会在存储器测试仪中配置SQPG�？椋庋慕饩龇桨傅谋锥耸呛芏啻娲⑵鞑馐砸嵌疾恢С諷QPG，即使支持的话，安装该插件的费用也是非常高昂的， 而且程序及向量需要重新开发，会增加额外的开发成本。
发明内容
本发明所要解决的技术问题是提供一种数字半导体器件的测试装置，以及采用这种数字半导体器件的测试装置实现的数字半导体器件的测试方法，能够对存储器测试仪的功能进行强化，使其兼具存储器和复杂逻辑器件的测试能力，减少设备购置，降低测试成本。为解决上述技术问题，本发明数字半导体器件的测试装置的技术方案是，包括 时序发生器�？椋魇敝有藕牛�
算法向量发生器模块，用于存放测试向量信息，当需要输出波形至待测器件时，算法向量发生器模块会根据时序发生器�？榉⑺偷闹魇敝有藕攀涑龅谝徊馐韵蛄恐量杀喑淌菅≡衿髂？橹校ü隹杀喑淌菅≡衿髂？槟诓靠氐那谢唬谝徊馐韵蛄看涞矫扛霾馐阅Ｗ樽试粗校�
可编程数据选择器�？椋邮账鏊惴ㄏ蛄糠⑸髂？槭涑龅牡谝徊馐韵蛄浚ü诓靠氐那谢唬谝徊馐韵蛄看涞讲馐阅Ｗ樽试粗校�
测试模组，包括逻辑测试�？椋ㄐ胃袷娇刂破髂？椋芙诺缏纺？楹褪直冉夏？椋� 其中
逻辑测试�？椋邮罩魇敝有藕藕退鏊惴ㄏ蛄糠⑸髂？橥ü杀喑淌菅≡衿髂？橄虿馐阅Ｗ榉⒊龅牡谝徊馐韵蛄浚毕蛩霾ㄐ胃袷娇刂破髂？榉⑺偷诙馐韵蛄浚� 在测试开始之前，所述算法向量发生器�？橥ü隹杀喑淌菅≡衿髂？榻谝徊馐韵蛄看涞剿雎呒馐阅？橹胁⒋娲ⅲ屯瓯虾螅呒馐阅？橹芯痛娣帕诵枰糜诓馐缘乃邢蛄啃畔ⅲ馐钥际保鍪毙蚍⑸髂？榉⑺椭魇敝有藕诺剿霾馐月呒？椋狈⑺褪敝有藕诺剿霾ㄐ胃袷娇刂破髂？椋雎呒馐阅？樘粞〈娲⒌牡谝徊馐韵蛄浚槌傻诙馐韵蛄浚⒏葜魇敝有藕磐酱偷诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？椋�
波形格式控制器�？椋邮账隹杀喑淌菅≡衿髂？榉⒗吹牡谝徊馐韵蛄炕蛩雎呒馐阅？榉⒗吹牡诙馐韵蛄浚约笆敝有藕牛岷纤龅谝徊馐韵蛄炕蚣安ㄐ胃袷缴刹馐孕枰牟ㄐ危�
管脚电路�？椋邮账霾ㄐ胃袷娇刂破髂？榈氖涑霾ㄐ危涑霾ㄐ谓幸欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希⑶医邮沾馄骷蠢』乩吹男藕牛龉芙诺缏纺？樯匣股柚糜幸桓鲇美磁卸稀�0”信号和“ 1，，信号的参考电压，在管脚电路�？榈谋冉掀髦薪蠢』乩吹男藕庞胨霾慰嫉缪菇斜冉弦耘卸戏蠢』乩吹男藕攀恰�0”还是“1”，并将比较的结果输出；
数字比较�？椋邮账霾ㄐ胃袷娇刂破髂？榈氖涑霾ㄐ我约肮芙诺缏纺？楸冉系慕峁呓卸员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL。 本发明还公开了一种采用上述数字半导体器件的测试装置实现的数字半导体器件的测试方法，其技术方案是，当需要输出波形至待测芯片时，所述算法向量发生器�？榛岣菟鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕攀涑龅谝徊馐韵蛄恐了隹杀喑淌菅≡衿髂？橹校ü隹杀喑淌菅≡衿髂？槟诓靠氐那谢唬谝徊馐韵蛄看涞酱饽Ｗ樽试粗校�
如果是进行存储器件的测试，首先第一测试向量通过测试模组中的所述波形格式控制器模块，所述波形格式控制器�？榻邮沼伤鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕牛岷系谝徊馐韵蛄考安ㄐ胃袷缴刹馐孕枰牟ㄐ危缓笏霾ㄐ胃袷娇刂破髂？榛峤傻牟ㄐ未偷剿龉芙诺缏纺？椋龉芙诺缏纺？榻貌ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希龉芙诺缏纺？榻邮沾馄骷蠢』乩吹男藕牛龉芙诺缏纺？樯匣股柚糜幸桓鲇美磁卸稀�0”信号和“ 1，，信号的参考电压，在管脚电路�？榈谋冉掀髦薪蠢』乩吹男藕庞胨霾慰嫉缪菇斜冉弦耘卸戏蠢』乩吹男藕攀恰�0”还是“1”，并将比较的结果输出；之后在比较周期，所述波形格式控制器�？榛峤ㄐ未偷剿鍪直冉夏？椋美春退龉芙诺缏纺？橹斜冉掀鞯氖涑鼋峁鞫员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL ；
如果是进行逻辑器件的测试，在测试开始之前，所述算法向量发生器�？橥ü隹杀喑淌菅≡衿髂？榻谝徊馐韵蛄看涞剿雎呒馐阅？橹校屯瓯虾螅呒馐阅？橹芯痛娣帕诵枰糜诓馐缘乃邢蛄啃畔ⅲ馐钥际保鍪毙蚍⑸髂？榉⑺椭魇敝有藕诺剿雎呒馐阅？椋狈⑺褪敝有藕诺剿霾ㄐ胃袷娇刂破髂？椋雎呒馐阅？樘粞〈娲⒌牡谝徊馐韵蛄浚⒆楹仙傻诙馐韵蛄浚雎呒馐阅？楦莼臼敝油酱偷诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？椋霾ㄐ胃袷娇刂破髂？榻邮沼伤鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕牛岷系诙馐韵蛄考安ㄐ胃袷缴刹馐孕枰牟ㄐ危缓笏霾ㄐ胃袷娇刂破髂？榛峤傻牟ㄐ未偷剿龉芙诺缏纺？椋龉芙诺缏纺？榻貌ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希龉芙诺缏纺？榻邮沾馄骷蠢』乩吹男藕牛诠芙诺缏纺？榈谋冉掀髦薪蠢』乩吹男藕庞�**进行比较，并将比较的结果输出；之后在比较周期，所述波形格式控制器�？榛峤ㄐ未偷剿鍪直冉夏？椋美春退龉芙诺缏纺？橹斜冉掀鞯氖涑鼋峁鞫员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL。本发明对现有存储器测试仪功能进行了强化，使其不仅具备原有强大的存储器测试功能，并且兼具复杂逻辑器件测试的能力，同时极高的同测能力也是现有的逻辑测试仪所无法企及的，有效地降低了测试成本，节省了测试时间。
下面结合附图及实施例对本发明进行进一步详细的描述。图1为现有的存储器件的测试装置的结构示意图。图2为本发明数字半导体器件的测试装置的结构示意图。图3为本发明数字半导体器件的测试装置中逻辑测试�？榇娲⒌谝徊馐韵蛄康氖疽馔�。图4为本发明数字半导体器件的测试装置中逻辑测试�？槭涑龅诙馐韵蛄康氖疽馔�。
具体实施例方式本发明公开了一种数字半导体器件的测试装置，如图2所示，包括 时序发生器�？椋魇敝有藕牛�
算法向量发生器�？椋糜诖娣挪馐韵蛄啃畔ⅲ毙枰涑霾ㄐ沃链馄骷保惴ㄏ蛄糠⑸髂？榛岣菔毙蚍⑸髂？榉⑺偷闹魇敝有藕攀涑龅谝徊馐韵蛄恐量杀喑淌菅≡衿髂？橹校ü鯬DS内部开关的切换，将第一测试向量传输到每个测试模组资源中；
可编程数据选择器�？椋邮账鏊惴ㄏ蛄糠⑸髂？槭涑龅牡谝徊馐韵蛄浚ü诓靠氐那谢唬谝徊馐韵蛄看涞讲馐阅Ｗ樽试粗校�
测试模组，包括逻辑测试�？椋ㄐ胃袷娇刂破髂？椋芙诺缏纺？楹褪直冉夏？椋� 其中逻辑测试�？椋邮罩魇敝有藕藕退鏊惴ㄏ蛄糠⑸髂？橥ü杀喑淌菅≡衿髂？橄虿馐阅Ｗ榉⒊龅牡谝徊馐韵蛄浚毕蛩霾ㄐ胃袷娇刂破髂？榉⑺偷诙馐韵蛄浚� 在测试开始之前，所述算法向量发生器�？橥ü鯬DS将第一测试向量传输到所述逻辑测试�？橹胁⒋娲ⅲ屯瓯虾螅呒馐阅？橹芯痛娣帕诵枰糜诓馐缘乃邢蛄啃畔ⅲ� 测试开始时，所述时序发生器�？榉⑺椭魇敝有藕诺剿霾馐月呒？椋狈⑺褪敝有藕诺剿霾ㄐ胃袷娇刂破髂？椋雎呒馐阅？樘粞〈娲⒌牡谝徊馐韵蛄浚槌傻诙馐韵蛄浚⒏葜魇敝有藕磐酱偷诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？椋�
波形格式控制器�？椋邮账隹杀喑淌菅≡衿髂？榉⒗吹牡谝徊馐韵蛄炕蛩雎呒馐阅？榉⒗吹牡诙馐韵蛄浚约笆敝有藕牛岷纤龅谝徊馐韵蛄炕蚣安ㄐ胃袷缴刹馐孕枰牟ㄐ危�
管脚电路模块，接收所述波形格式控制器�？榈氖涑霾ㄐ危涑霾ㄐ谓幸欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希⑶医邮沾馄骷蠢』乩吹男藕牛龉芙诺缏纺？樯匣股柚糜幸桓鲇美磁卸稀�0”信号和“ 1，，信号的参考电压，在管脚电路�？榈谋冉掀髦薪蠢』乩吹男藕庞胨霾慰嫉缪菇斜冉弦耘卸戏蠢』乩吹男藕攀恰�0”还是“1”，并将比较的结果输出；
数字比较�？椋邮账霾ㄐ胃袷娇刂破髂？榈氖涑霾ㄐ我约肮芙诺缏纺？楸冉系慕峁呓卸员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL。所述逻辑测试模块有两个端口，一个端口用来接收时序发生器�？榉⑺偷闹魇敝有藕牛硗庖桓龆丝谑鞘荻丝冢扔糜诮邮账鏊惴ㄏ蛄糠⑸髂？榈牡谝徊馐韵蛄浚钟糜谑涑龅诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？�。所述逻辑测试模块包括存储单元和控制单元，所述逻辑测试�？榻邮盏牡谝徊馐韵蛄看娲⒃谒龃娲⒌ピ校隹刂频ピ铀龃娲⒌ピ刑粞〉谝徊馐韵蛄可伤�
第二测试向量。所述测试模组为一个或多个，多个测试模组连接时并联连接，每个测试模组对应一个待测器件。本发明还公开了一种采用上述数字半导体器件的测试装置实现的数字半导体器件的测试方法，当需要输出波形至待测芯片时，所述算法向量发生器模块会根据所述时序发生器�？榉⑺偷闹魇敝有藕攀涑龅谝徊馐韵蛄恐了隹杀喑淌菅≡衿髂？橹校ü隹杀喑淌菅≡衿髂？槟诓靠氐那谢唬谝徊馐韵蛄看涞酱饽Ｗ樽试粗校�
如果是进行存储器件的测试，首先第一测试向量通过测试模组中的所述波形格式控制器模块，所述波形格式控制器�？榻邮沼伤鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕牛岷系谝徊馐韵蛄考安ㄐ胃袷缴刹馐孕枰牟ㄐ危缓笏霾ㄐ胃袷娇刂破髂？榛峤傻牟ㄐ未偷剿龉芙诺缏纺？椋龉芙诺缏纺？榻貌ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希龉芙诺缏纺？榻邮沾馄骷蠢』乩吹男藕牛龉芙诺缏纺？樯匣股柚糜幸桓鲇美磁卸稀�0”信号和“ 1，，信号的参考电压，在管脚电路�？榈谋冉掀髦薪蠢』乩吹男藕庞胨霾慰嫉缪菇斜冉弦耘卸戏蠢』乩吹男藕攀恰�0”还是“1”，并将比较的结果输出；之后在比较周期，所述波形格式控制器模块会将波形传送到所述数字比较�？椋美春退龉芙诺缏纺？橹斜冉掀鞯氖涑鼋峁鞫员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL ；
如果是进行逻辑器件的测试，在测试开始之前，所述算法向量发生器�？橥ü隹杀喑淌菅≡衿髂？榻谝徊馐韵蛄看涞剿雎呒馐阅？橹校屯瓯虾螅呒馐阅？橹芯痛娣帕诵枰糜诓馐缘乃邢蛄啃畔ⅲ馐钥际保鍪毙蚍⑸髂？榉⑺椭魇敝有藕诺剿雎呒馐阅？椋狈⑺褪敝有藕诺剿霾ㄐ胃袷娇刂破髂？椋雎呒馐阅？樘粞〈娲⒌牡谝徊馐韵蛄浚⒆楹仙傻诙馐韵蛄浚雎呒馐阅？楦莼臼敝油酱偷诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？椋霾ㄐ胃袷娇刂破髂？榻邮沼伤鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕牛岷系诙馐韵蛄考安ㄐ胃袷缴刹馐孕枰牟ㄐ危缓笏霾ㄐ胃袷娇刂破髂？榛峤傻牟ㄐ未偷剿龉芙诺缏纺？椋龉芙诺缏纺？榻貌ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希龉芙诺缏纺？榻邮沾馄骷蠢』乩吹男藕牛诠芙诺缏纺？榈谋冉掀髦薪蠢』乩吹男藕庞�**进行比较，并将比较的结果输出；之后在比较周期，所述波形格式控制器模块会将波形传送到所述数字比较�？椋美春退龉芙诺缏纺？橹斜冉掀鞯氖涑鼋峁鞫员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL。在测试开始之前，所述第一测试向量为多个，所述多个第一测试向量分多次传送至所述逻辑测试�？�。图1所示的现有的测试装置，用于测试存储器件问题不大，但需要用来测试逻辑器件时，由于ALPG的向量深度有限，无法存放较大深度的向量，如果要测试复杂逻辑芯片时，目前只有将分成多个ALPG测试向量，多次运行，但连续执行两个向量中间一定会有间隔，因为很多逻辑芯片的测试向量中不能有波形中断，造成这些芯片在存储器测试仪上无法测试。在本发明中，在测试逻辑器件的时候，先把所述算法向量发生器模块中的数据存放到逻辑测试�？橹校缤�3所示，在需要测试之前，所述时序发生器�？橥狈⑺椭魇敝有藕鸥惴ㄏ蛄糠⑸髂？榧奥呒馐阅？橹写娲⒌ピ�(MEMORY)的时钟端，此时算法向量发生器�？榛崾涑龅谝徊馐韵蛄考翱刂菩藕诺娇杀喑淌菅≡衿髂？椋俅铰呒馐阅？橹锌刂频ピ�(Control Model)，所述控制单元会分别将第一测试向量传到存储单元的数据端，控制信号传到存储单元的片选端、读写控制端等，这样第一测试向量就会随着主时钟信号同步存储到逻辑测试�？橹�。把逻辑测试�？橹械氖菔涑龅剿霾ㄐ胃袷娇刂破髂？椋缤�4所示，测试开始时，时序发生器�？榉⑺椭魇敝有藕诺讲馐月呒？椋狈⑺褪敝有藕诺剿霾ㄐ胃袷娇刂破髂？椋刂频ピ哟娲⒌ピ醒≡裥枰牡谝徊馐韵蛄浚楹仙傻诙馐韵蛄浚� 逻辑测试�？榛岣葜魇敝有藕磐酱偷诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？椋琓GFC 买两块会结合第二测试向量及波形格式生成测试需要的波形。然后所述波形格式控制器�？榛峤ㄐ未偷焦芙诺缏纺？椋芙诺缏纺？榛峤涑霾ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派�。在比较周期，波形格式控制器�？榛峤ㄐ未偷绞直冉夏？椋美春凸芙诺缏纺？榈谋冉掀鞯氖涑鼋峁鞫员龋� 以判断待测器件的输出响应和测试向量的期待值是否一致，来决定功能测试结果的PASS/ FAIL。综上所述，本发明对现有存储器测试仪功能进行了强化，使其不仅具备原有强大的存储器测试功能，并且兼具复杂逻辑器件测试的能力，同时极高的同测能力也是现有的逻辑测试仪所无法企及的，有效地降低了测试成本，节省了测试时间。
权利要求
1.一种数字半导体器件的测试装置，其特征在于，包括时序发生器�？椋魇敝有藕牛凰惴ㄏ蛄糠⑸髂？椋糜诖娣挪馐韵蛄啃畔ⅲ毙枰涑霾ㄐ沃链馄骷保惴ㄏ蛄糠⑸髂？榛岣菔毙蚍⑸髂？榉⑺偷闹魇敝有藕攀涑龅谝徊馐韵蛄恐量杀喑淌菅≡衿髂？橹校ü隹杀喑淌菅≡衿髂？槟诓靠氐那谢唬谝徊馐韵蛄看涞矫扛霾馐阅Ｗ樽试粗校豢杀喑淌菅≡衿髂？椋邮账鏊惴ㄏ蛄糠⑸髂？槭涑龅牡谝徊馐韵蛄浚ü诓靠氐那谢唬谝徊馐韵蛄看涞讲馐阅Ｗ樽试粗校徊馐阅Ｗ椋呒馐阅？椋ㄐ胃袷娇刂破髂？椋芙诺缏纺？楹褪直冉夏？椋� 其中逻辑测试�？椋邮罩魇敝有藕藕退鏊惴ㄏ蛄糠⑸髂？橥ü杀喑淌菅≡衿髂？橄虿馐阅Ｗ榉⒊龅牡谝徊馐韵蛄浚毕蛩霾ㄐ胃袷娇刂破髂？榉⑺偷诙馐韵蛄浚� 在测试开始之前，所述算法向量发生器�？橥ü隹杀喑淌菅≡衿髂？榻谝徊馐韵蛄看涞剿雎呒馐阅？橹胁⒋娲ⅲ屯瓯虾螅呒馐阅？橹芯痛娣帕诵枰糜诓馐缘乃邢蛄啃畔ⅲ馐钥际保鍪毙蚍⑸髂？榉⑺椭魇敝有藕诺剿霾馐月呒？椋狈⑺褪敝有藕诺剿霾ㄐ胃袷娇刂破髂？椋雎呒馐阅？樘粞〈娲⒌牡谝徊馐韵蛄浚槌傻诙馐韵蛄浚⒏葜魇敝有藕磐酱偷诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？椋徊ㄐ胃袷娇刂破髂？椋邮账隹杀喑淌菅≡衿髂？榉⒗吹牡谝徊馐韵蛄炕蛩雎呒馐阅？榉⒗吹牡诙馐韵蛄浚约笆敝有藕牛岷纤龅谝徊馐韵蛄炕蚣安ㄐ胃袷缴刹馐孕枰牟ㄐ危还芙诺缏纺？椋邮账霾ㄐ胃袷娇刂破髂？榈氖涑霾ㄐ危涑霾ㄐ谓幸欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希⑶医邮沾馄骷蠢』乩吹男藕牛龉芙诺缏纺？樯匣股柚糜幸桓鲇美磁卸稀�0”信号和“ 1，，信号的参考电压，在管脚电路�？榈谋冉掀髦薪蠢』乩吹男藕庞胨霾慰嫉缪菇斜冉弦耘卸戏蠢』乩吹男藕攀恰�0”还是“1”，并将比较的结果输出；数字比较�？椋邮账霾ㄐ胃袷娇刂破髂？榈氖涑霾ㄐ我约肮芙诺缏纺？楸冉系慕峁呓卸员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL。
2.根据权利要求1所述的数字半导体器件的测试装置，其特征在于，所述逻辑测试模块有两个端口，一个端口用来接收时序发生器�？榉⑺偷闹魇敝有藕牛硗庖桓龆丝谑鞘荻丝冢扔糜诮邮账鏊惴ㄏ蛄糠⑸髂？榈牡谝徊馐韵蛄浚钟糜谑涑龅诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？�。
3.根据权利要求1所述的数字半导体器件的测试装置，其特征在于，所述逻辑测试�？榘ù娲⒌ピ涂刂频ピ雎呒馐阅？榻邮盏牡谝徊馐韵蛄看娲⒃谒龃娲⒌ピ校隹刂频ピ铀龃娲⒌ピ刑粞〉谝徊馐韵蛄可伤龅诙馐韵蛄�。
4.根据权利要求1所述的数字半导体器件的测试装置，其特征在于，所述测试模组为一个或多个，多个测试模组连接时并联连接，每个测试模组对应一个待测器件。
5.一种采用如权利要求1-4中任意一项所述的数字半导体器件的测试装置实现的数字半导体器件的测试方法，其特征在于，当需要输出波形至待测芯片时，所述算法向量发生器�？榛岣菟鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕攀涑龅谝徊馐韵蛄恐了隹杀喑淌菅≡衿髂？橹校ü隹杀喑淌菅≡衿髂？槟诓靠氐那谢唬谝徊馐韵蛄看涞酱饽Ｗ樽试粗校绻墙写娲⑵骷牟馐裕紫鹊谝徊馐韵蛄客ü馐阅Ｗ橹械乃霾ㄐ胃袷娇刂破髂？椋霾ㄐ胃袷娇刂破髂？榻邮沼伤鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕牛岷系谝徊馐韵蛄考安ㄐ胃袷缴刹馐孕枰牟ㄐ危缓笏霾ㄐ胃袷娇刂破髂？榛峤傻牟ㄐ未偷剿龉芙诺缏纺？椋龉芙诺缏纺？榻貌ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希龉芙诺缏纺？榻邮沾馄骷蠢』乩吹男藕牛龉芙诺缏纺？樯匣股柚糜幸桓鲇美磁卸稀�0”信号和“ 1”信号的参考电压，在管脚电路�？榈谋冉掀髦薪蠢』乩吹男藕庞胨霾慰嫉缪菇斜冉弦耘卸戏蠢』乩吹男藕攀恰�0”还是“1”，并将比较的结果输出；之后在比较周期，所述波形格式控制器模块会将波形传送到所述数字比较�？椋美春退龉芙诺缏纺？橹斜冉掀鞯氖涑鼋峁鞫员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL ；如果是进行逻辑器件的测试，在测试开始之前，所述算法向量发生器�？橥ü隹杀喑淌菅≡衿髂？榻谝徊馐韵蛄看涞剿雎呒馐阅？橹校屯瓯虾螅呒馐阅？橹芯痛娣帕诵枰糜诓馐缘乃邢蛄啃畔ⅲ馐钥际保鍪毙蚍⑸髂？榉⑺椭魇敝有藕诺剿雎呒馐阅？椋狈⑺褪敝有藕诺剿霾ㄐ胃袷娇刂破髂？椋雎呒馐阅？樘粞〈娲⒌牡谝徊馐韵蛄浚⒆楹仙傻诙馐韵蛄浚雎呒馐阅？楦莼臼敝油酱偷诙馐韵蛄康剿霾ㄐ胃袷娇刂破髂？椋霾ㄐ胃袷娇刂破髂？榻邮沼伤鍪毙蚍⑸髂？榉⑺偷闹魇敝有藕牛岷系诙馐韵蛄考安ㄐ胃袷缴刹馐孕枰牟ㄐ危缓笏霾ㄐ胃袷娇刂破髂？榛峤傻牟ㄐ未偷剿龉芙诺缏纺？椋龉芙诺缏纺？榻貌ㄐ巫饕欢ǖ缪狗鹊髡螅涑鲋链馄骷囊派希龉芙诺缏纺？榻邮沾馄骷蠢』乩吹男藕牛诠芙诺缏纺？榈谋冉掀髦薪蠢』乩吹男藕庞� VO(Voltage Output)生成的比较电平进行比较，并将比较的结果输出；之后在比较周期，所述波形格式控制器�？榛峤ㄐ未偷剿鍪直冉夏？椋美春退龉芙诺缏纺？橹斜冉掀鞯氖涑鼋峁鞫员龋耘卸洗馄骷氖涑鱿煊筒馐韵蛄康钠诖凳欠褚恢拢淳龆üδ懿馐越峁腜ASS/FAIL。
6.根据权利要求5所述数字半导体器件的测试方法，其特征在于，在测试开始之前，所述第一测试向量为多个，所述多个第一测试向量分多次传送至所述逻辑测试模块。
全文摘要
本发明公开了一种数字半导体器件的测试装置及方法，测试装置包括时序发生器�？�、算法向量发生器�？�、可编程数据选择器�？楹筒馐阅Ｗ椋馐阅Ｗ榘呒馐阅？椋ㄐ胃袷娇刂破髂？椋芙诺缏纺？楹褪直冉夏？椋呒馐阅？榻邮罩魇敝有藕藕偷谝徊馐韵蛄浚毕虿ㄐ胃袷娇刂破髂？榉⑺偷诙馐韵蛄浚诓馐钥贾埃谝徊馐韵蛄看涞剿雎呒馐阅？橹胁⒋娲ⅲ馐钥际保呒馐阅？樘粞〈娲⒌牡谝徊馐韵蛄浚槌傻诙馐韵蛄浚⒋偷剿霾ㄐ胃袷娇刂破髂？�。本发明对现有存储器测试仪功能进行了强化，使其不仅具备原有强大的存储器测试功能，并且兼具复杂逻辑器件测试的能力，同时极高的同测能力也是现有的逻辑测试仪所无法企及的，有效地降低了测试成本，节省了测试时间。
文档编号G01R31/3177GK102540059SQ20101060633
公开日2012年7月4日 申请日期2010年12月27日 优先权日2010年12月27日
发明者朱渊源, 辛吉升 申请人:上海华虹Nec电子有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
