亚星游戏官网-www.yaxin868.com

专利名称：红外焦平面阵列探测器读出电路的并串转换电路的制作方法
技术领域：
本发明涉及红外焦平面阵列探测器领域，尤其是涉及一种红外焦平面阵列探测器读出电路的并串转换电路。
背景技术：
根据普朗克辐射定理，任何温度高于绝对零度的物体，其内部都会发生分子热运动，从而产生波长不等的红外辐射。红外辐射具有强度和波长直接与物体表面温度有关的重要特征，提供了物体的丰富的信息。但是红外辐射是一种不可见的电磁波，利用红外辐射来获取物体的信息的时候，需要将这种红外辐射转换为可测量的信号。红外焦平面阵列探测器就是将红外辐射转换成可测量的信号的装置。红外焦平面 阵列探测器通过光电转换、电信号处理等手段将目标物体的温度分布转换成视频图像，其具有抗干扰能力强、隐蔽性能好、跟踪和制导精度高等优点，在军事和民用领域获得了广泛的应用。但是红外焦平面阵列探测器在工作温度较高时，其本身固有的热激发过程会快速增加，从而使得暗电流和噪声迅速上升，会极大地降低红外焦平面阵列探测器的性能，所以需要制冷设备使其工作在低温环境下。但是由于制冷设备的存在，使得探测系统在体积、重量、功耗和成本方面都大量增加，从而增加了它应用的困难性。随着技术的不断发展，人们提出了非制冷红外焦平面阵列探测器。非制冷红外焦平面阵列探测器可在常温下工作，无需制冷设备，并具有质量轻、体积小、寿命长、成本低、功耗小、启动快及稳定性好等优点，满足了民用红外系统和部分军事红外系统对长波红外探测器的迫切需要。因而使这项技术得到了快速的发展和广泛的应用。为了节省面积以及出处口数目，通常非制冷红外焦平面阵列探测器读出电路在输出时会将并行产生的数字输出转换为串行数据输出。传统的并串转换电路在数据并行输入以后，存储的数据将在各个存储单元间串行传输，全部直至输出。串行输出数据时所有的存储单元都有可能发生存储数据的变化，从而产生一定的功耗。

发明内容
本发明的目的之一是提供一种在数据的串并转换中存储的数据在各个存储单元中保持不变从而可以降低功耗的红外焦平面阵列探测器读出电路的并串转换电路。本发明实施例公开的技术方案包括
一种红外焦平面阵列探测器读出电路的并串转换电路，其特征在于，包括数据存储电路，所述数据存储电路包括N个数据存储单元，其中N为大于或等于2的整数；每个所述数据存储单元包括数据输入端、控制信号输入端和数据输出端，并且所述N个数据存储单元中每个数据存储单元的数据输出端连接到一起；转换输出控制电路，所述转换输出控制电路包括N个控制信号输出端，每个所述控制信号输出端分别连接到所述N个数据存储单元中的一个数据存储单元的控制信号输入端。进一步地，每个所述数据存储单元包括D触发器和传输门，所述D触发器的输入端连接到所述数据存储单元的数据输入端，所述D触发器的输出端连接到所述传输门的输入端，所述传输门的输出端连接到所述数据存储单元的数据输出端，所述传输门的第一门控信号端连接到所述数据存储单元的控制信号输入端。进一步地，每个所述数据存储单元还包括缓冲器，所述缓冲器的输入端连接到所述D触发器的输出端，所述缓冲器的输出端连接到所述传输门的输入端。进一步地，每个所述数据存储单元还包括反相器，所述反相器的输入端连接到所述数据存储单元的控制信号输入端，所述反相器的输出端连接到所述传输门的第二门控信号端。进一步地，所述转换输出控制电路包括N+1个D触发器和N个与门，所述N+1个D触发器串行连接；每个所述D触发器包括第一D触发器输出端和第二D触发器输出端；每个 所述与门包括第一与门输入端、第二与门输入端和与门输出端；其中第k个与门的第一与门输入端连接到第k个D触发器的第二 D触发器输出端；第k个与门的第二与门输入端连接到第k+Ι个D触发器的第一 D触发器输出端；第k各个与门的与门输出端连接到所述转换输出控制电路的第k个控制信号输出端；其中k为大于或等于零而小于或等于N-I的整数。进一步地，每个所述D触发器包括相互串联的第一锁存器和第二锁存器，所述第一锁存器的输出端连接到所述D触发器的第一 D触发器输出端，所述第二锁存器的输出端连接到所述D触发器的第二 D触发器输出端。进一步地，所述转换输出控制电路还包括时钟输入端，所述时钟输入端连接到时钟源。进一步地，所述转换输出控制电路还包括N分频计数器，所述N分频计数器的输入端连接到所述时钟输入端，所述N分频计数器的输出端连接到所述N个数据存储单元中的每个数据存储单元。本发明的实施例的并串转换电路中，数据并行输入以后，在并串转换过程中存储的数据在各个存储单元中保持不变，直至全部串行输出。这样，消除了传统的并串转换电路串行输出数据时数据在存储单元之间的传输，从而降低了功耗，防止因为功耗增加而使得红外焦平面阵列探测器的温度升高，提高了红外焦平面阵列探测器的性能。


图I是本发明一个实施例的红外焦平面阵列探测器读出电路的并串转换电路的框图不意 图2是本发明一个实施例的数据存储电路的示意 图3是本发明一个实施例的转换输出控制电路的示意 图4是本发明一个实施例的转换输出控制电路的时序示意图。
具体实施例方式如图I所示，本发明的实施例中，一种红外焦平面阵列探测器读出电路的并串转换电路包括数据存储电路和转换输出控制电路。数据存储电路包括N个数据存储单元。这里，“N”是指并串转换电路中的数据存储单元的数量。容易理解，本发明的实施例中，N的值可以根据实际情况的需要而灵活设定，本发明对此不作限制。例如，一个实施例中，N可以为大于或等于2的整数。该N个数据存储单元中，每个数据存储单元可以包括数据输入端、控制信号输入端和数据输出端。这里，数据输入端用于输入将要进行并串转换的数据。在本发明实施例的数据存储电路中，包括N个数据存储单元，每个数据存储单元包括数据输入端，因此该数据存储电路中共包括N个数据输入端，需要并串转换的数据从这N个数据输入端并行地输入。类似地，由于数据存储电路包括N个数据存储单元，并且每个数据存储单元包括控制信号输入端和数据输出端，因此该数据存储电路共包括N个控制信号输入端和N个数据输出端。其中，该N个数据输出端连接到一起，也就是N个数据存储单元中每个数据存储单元的数据输出端连接到一起，作为整个并串转换电路的输出端，存储在数据存储电路中的并行输入的数据在转换输出控制电路(下文详述)的控制下，从该整个并串转换电路的输 出端串行地输出。如图I所示，在图I的实施例中，数据存储电路包括数据存储单元O、数据存储单元I、…、数据存储单元N-I，一共N个数据存储单元，数据存储单元O包括数据输入端D〈0>、控制信号输入端κ〈0>和数据输出端，数据存储单元I包括数据输入端D〈l>、控制信号输入端K〈l>和数据输出端，…，数据存储单元N-I包括数据输入端D〈N-1>、控制信号输入端K〈N-1>和数据输出端，数据存储单元O、数据存储单元I、…、数据存储单元N-I的数据输出端连接在一起形成并串转换电路的输出端OUT。转换输出控制电路包括N个控制信号输出端，其中该N个控制信号输出端分别一一对应连接到数据存储电路的N个控制信号输入端，也就是转换输出控制电路的每个控制信号输出端分别连接到该N个数据存储单元中的一个数据存储单元的控制信号输入端。这样，转换输出控制电路输出对应的控制信号到数据存储电路的各个数据存储单元，控制各个数据存储单元按照一定的顺序依次从并串转换电路的输出端OUT输出其存储的数据，从而实现并行输入数据存储电路的数据的串行输出。这可以通过适当地设置控制信号而实现，例如，适当地设置控制信号的时序、电平等等。这里控制信号可以根据实际情况的需要灵活设置，从而控制数据存储电路中的数据存储单元按一定的顺序依次输出其存储的数据，在此不再一一详述。本发明的一个实施例中，每个数据存储单元可以包括D触发器和传输门，其中D触发器的输入端连接到该数据存储单元的数据输入端，D触发器的输出端连接到传输门的输入端，传输门的输出端连接到该数据存储单元的数据输出端，传输门的第一门控信号端连接到数据存储单元的控制信号输入端。例如，如图2所示，在图2的实施例中，数据存储单元O包括D触发器DO和传输门T0，其中D触发器DO的输入端连接到数据存储单元O的数据输入端D〈0>，D触发器DO的输出端连接到传输门TO的输入端，传输门TO的输出端连接到数据存储单元O的数据输出端，传输门TO的第一门控信号端连接到数据存储单元O的控制信号输入端K〈0>。类似地，数据存储单元I包括D触发器Dl和传输门Tl，其中D触发器Dl的输入端连接到数据存储单元I的数据输入端D〈l>，D触发器Dl的输出端连接到传输门Tl的输入端，传输门Tl的输出端连接到数据存储单元I的数据输出端，传输门Tl的第一门控信号端连接到数据存储单元I的控制信号输入端K〈l>。依次类推，数据单元2、3、…、k、…、N-I可以具有类似的结构，例如，数据存储单元N-I包括D触发器D (N-I)和传输门T (N-I)，其中D触发器D (N-I)的输入端连接到数据存储单元N-I的数据输入端D〈N-1>，D触发器D(N-I)的输出端连接到传输门T(N-I)的输入端，传输门T(N-I)的输出端连接到数据存储单元N-I的数据输出端，传输门T(N-I)的第一门控信号端连接到数据存储单元N-I的控制信号输入端K〈N-1>。本发明的实施例中，每个数据存储单元还可以包括缓冲器，缓冲器的输入端连接到该数据存储单元的D触发器的输出端，缓冲器的输出端连接到该数据存储单元的传输门 的输入端。该缓冲器可以增加信号驱动能力。例如，图2的实施例中，数据存储单元O还可以包括缓冲器B0，缓冲器BO的输入端连接到该数据存储单元O的D触发器DO的输出端，缓冲器BO的输出端连接到该数据存储单元O的传输门TO的输入端。类似地，数据存储单元I还可以包括缓冲器BI，缓冲器BI的输入端连接到该数据存储单元I的D触发器Dl的输出端，缓冲器BI的输出端连接到该数据存储单元I的传输门Tl的输入端。依次类推，数据单元2、3、…、k、…、N-I可以具有类似的结构，例如，数据存储单元N-I还可以包括缓冲器B (N-I)，缓冲器B (N-I)的输入端连接到该数据存储单元N-I的D触发器D(N-I)的输出端，缓冲器B(N-I)的输出端连接到该数据存储单元N-I的传输门T(N-I)的输入端。本发明的实施例中，每个数据存储单元还可以包括反相器，反相器的输入端连接到该数据存储单元的控制信号输入端，反相器的输出端连接到该数据存储单元的传输门的
第二门控信号端。例如，如图2所示，数据存储单元O还可以包括反相器RO，反相器RO的输入端连接到该数据存储单元O的控制信号输入端K〈0>，反相器RO的输出端ΚΒ〈0>连接到该数据存储单元O的传输门TO的第二门控信号端。类似地，数据存储单元I还可以包括反相器Rl，反相器Rl的输入端连接到该数据存储单元I的控制信号输入端κ〈1>，反相器Rl的输出端ΚΒ〈1>连接到该数据存储单元I的传输门Tl的第二门控信号端。依次类推，数据单元2、3、…、k、…、N-I可以具有类似的结构，例如，数据存储单元N-I还可以包括反相器R (N-I)，反相器R (N-I)的输入端连接到该数据存储单元N-I的控制信号输入端1(〈^1>，反相器1 0-1)的输出端KB〈N-1>连接到该数据存储单元N-I的传输门T(N-I)的第二门控信号端。如图3所示，本发明的一个实施例中，转换输出控制电路包括N+1个D触发器和N个与门，该N+1个D触发器串行连接；每个D触发器包括第一 D触发器输出端和第二 D触发器输出端；每个与门包括第一与门输入端、第二与门输入端和与门输出端；其中，转换输出控制电路中各个D触发器和与门的连接关系满足
第k个与门的第一与门输入端连接到第k个D触发器的第二 D触发器输出端；第k个与门的第二与门输入端连接到第k+1个D触发器的第一 D触发器输出端；第1^个与门的与门输出端连接到转换输出控制电路的第k个控制信号输出端；其中k为大于或等于零而小于或等于N-I的整数。这里，k是表示转换输出控制电路中N+1个D触发器中某一个D触发器的编号变量。例如，如前文所述，转换输出控制电路中N+1个D触发器串行连接(串联)，可以对该N+1个D触发器按照信号传递的方向依次编号为第O个D触发器、第I个D触发器、第2个D触发器、…、第N个D触发器，k可以作为这些D触发器的编号的索引。类似地，其中N个与门也可以用类似的方式编号，即按照信号传递的方向依次编号为第O个与门、第I个与门、第2个与门、…、第N-I个与门。由于与门将连接到各自对应的D触发器上，因此这里统一使用k作为D触发器和与门的编号的索引，此时，k可以是大于或等于零而小于或等于N-I的整数，即k在零和N-I之间变化且为整数。 应当理解，这里的编号是为了方便说明本发明的电路的结构而设定，该编号本身并不是对本发明的特征的限制，本发明的内容应当以其表现出的实质的电路结构为准。例如，如图3所示，在图3的实施例中，第O个与门And_0的第一与门输入端连接到第O个D触发器DCO的第二 D触发器输出端Q02 ;第O个与门And_0的第二与门输入端连接到第I个D触发器DCl的第一 D触发器输出端Qll ;第O个与门And_0的与门输出端连接到转换输出控制电路的第O个控制信号输出端K〈0>。类似地，第I个与门And_l的第一与门输入端连接到第I个D触发器DCl的第二D触发器输出端Q12 ;第I个与门And_l的第二与门输入端连接到第2个D触发器DC2的第一 D触发器输出端Q21 ;第I个与门And_l的与门输出端连接到转换输出控制电路的第I个控制信号输出端K〈l>。依次类推，第2个与门、第3个与门、…、第N-I个与门的连接关系可以是类似的连接关系，例如，第N-I个与门And_ N-I的第一与门输入端连接到第N-2个D触发器DC (N-I)的第二 D触发器输出端Q (N-I) 2 ;第N-I个与门And_ N-I的第二与门输入端连接到第N个D触发器DCN的第一 D触发器输出端QNl ;第N-I个与门And_ N-I的与门输出端连接到转换输出控制电路的第N-I个控制信号输出端K〈 N-IX本发明的实施例中，每个D触发器可以包括相互串联的第一锁存器和第二锁存器，每个D触发器的第一锁存器的输出端连接到该D触发器的第一 D触发器输出端，第二锁存器的输出端连接到该D触发器的第二 D触发器输出端。例如，图3所示的实施例中，第O个D触发器DCO包括第一锁存器LOl和第二锁存器L02，第一锁存器LOl的输出端连接到该第O个D触发器DCO的第一 D触发器输出端(图中未显示出)，第二锁存器L02的输出端连接到该第O个D触发器的第二 D触发器输出端Q02。类似地，第I个D触发器DCl包括第一锁存器Lll和第二锁存器L12，第一锁存器Lll的输出端连接到该第I个D触发器DCl的第一 D触发器输出端Qll，第二锁存器L12的输出端连接到该第I个D触发器的第二 D触发器输出端Q12。以此类推，第2个D触发器、第3个D触发器、…、第N个D触发器可以具有类似的结构。例如，第N个D触发器DCN包括第一锁存器LNl和第二锁存器LN2，第一锁存器LNl的输出端连接到该第N个D触发器DCN的第一 D触发器输出端QNl，第二锁存器LN2的输出端连接到该第N个D触发器的第二 D触发器输出端QN2。本发明的实施例中，如图3所示，转换输出控制电路还可以包括时钟输入端CK1，时钟输入端CKI可以连接到时钟源，以为本发明的实施例中的电路提供时钟信号。时钟输入端CKl可以连接到转换输出控制电路中的每个D触发器或者锁存器。本发明的实施例中，还可以包括N分频计数器，该N分频计数器的输入端连接到时钟输入端CKl，该N分频计数器的输出端CK2连接到前述的数据存储电路中的N个数据存储单元中的每个数据存储单元，例如，连接到每个数据存储单元中的D触发器上，如图I和图2所示。N分频计数器将主时钟(CKl)作N分频，然后作为数据存储电路的控制时钟(CK2 )。这样，通过分频得到的时钟信号CK2可以保证数据存储电路并行读入数据，完成串行输出之后，再进行下一次的并行读入数据，确保并行输入数据的每一位都正确地依次串行输出。N分频计数器作为常见电路在此不再赘述。 图4是本发明一个实施例的转换输出控制电路的输入输出时序信号示意图。在启动信号触发转换输出控制电路开始工作之后，在时钟信号CKl的控制下，产生的一系列输出信号如图4所示。相邻两个D触发器的输出经过与门后，输出信号为数据存储电路的控制信号Κ〈0> (〈Ν-1>，即第k个D触发器的第二锁存器Lk2的输出(即第k个D触发器的第二 D触发器输出端Qk2的输出)与第k+Ι个D触发器的第一锁存器L (k+1) I的输出(即第k+Ι个D触发器的第一 D触发器输出端Q(k+1) I的输出)分别作为第k个与门(And_k)的输入，第k个与门(And_k)的输出即是第k个数据存储单元的传输门的控制信号K〈k>。其中k为大于或等于零而小于或等于N-I的整数。由图可知在任意时刻，Κ〈0> (〈Ν-1>中只有一位为有效信号，控制数据存储电路中对应的数据存储单元中的对应的一位数据输出，这样，数据存储单元就依次完成了数据输出，从而实现数据的并行输入、串行输出。所产生的控制信号存在半个时钟的交错，可以保证数据不会错误传输。在控制信号都关闭的半个时钟内数据依靠寄生电容保持，也不会发生错误。从而保证了数据传输的准确性。本发明的实施例的并串转换电路中，数据并行输入以后，在并串转换过程中存储的数据在各个存储单元中保持不变，直至全部串行输出。这样，消除了传统的并串转换电路串行输出数据时数据在存储单元之间的传输，从而降低了功耗，防止因为功耗增加而使得红外焦平面阵列探测器的温度升高，提高了红外焦平面阵列探测器的性能。以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。此外，以上多处所述的“一个实施例”表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。
权利要求
1.一种红外焦平面阵列探测器读出电路的并串转换电路，其特征在于，包括 数据存储电路，所述数据存储电路包括N个数据存储单元，其中N为大于或等于2的整数；每个所述数据存储单元包括数据输入端、控制信号输入端和数据输出端，并且所述N个数据存储单元中每个数据存储单元的数据输出端连接到一起； 转换输出控制电路，所述转换输出控制电路包括N个控制信号输出端，每个所述控制信号输出端分别连接到所述N个数据存储单元中的一个数据存储单元的控制信号输入端。
2.如权利要求I所述的并串转换电路，其特征在于每个所述数据存储单元包括D触发器和传输门，所述D触发器的输入端连接到所述数据存储单元的数据输入端，所述D触发器的输出端连接到所述传输门的输入端，所述传输门的输出端连接到所述数据存储单元的数据输出端，所述传输门的第一门控信号端连接到所述数据存储单元的控制信号输入端。
3.如权利要求2所述的并串转换电路，其特征在于每个所述数据存储单元还包括缓冲器，所述缓冲器的输入端连接到所述D触发器的输出端，所述缓冲器的输出端连接到所述传输门的输入端。
4.如权利要求2或3所述的并串转换电路，其特征在于每个所述数据存储单元还包括反相器，所述反相器的输入端连接到所述数据存储单元的控制信号输入端，所述反相器的输出端连接到所述传输门的第二门控信号端。
5.如权利要求I所述的并串转换电路，其特征在于所述转换输出控制电路包括N+1个D触发器和N个与门，所述N+1个D触发器串行连接；每个所述D触发器包括第一 D触发器输出端和第二 D触发器输出端；每个所述与门包括第一与门输入端、第二与门输入端和与门输出端；其中 第k个与门的第一与门输入端连接到第k个D触发器的第二 D触发器输出端；第k个与门的第二与门输入端连接到第k+Ι个D触发器的第一 D触发器输出端；第k个与门的与门输出端连接到所述转换输出控制电路的第k个控制信号输出端；其中k为大于或等于零而小于或等于N-I的整数。
6.如权利要求5所述的并串转换电路，其特征在于每个所述D触发器包括相互串联的第一锁存器和第二锁存器，所述第一锁存器的输出端连接到所述D触发器的第一 D触发器输出端，所述第二锁存器的输出端连接到所述D触发器的第二 D触发器输出端。
7.如权利要求I所述的并串转换电路，其特征在于所述转换输出控制电路还包括时钟输入端，所述时钟输入端连接到时钟源。
8.如权利要求7所述的并串转换电路，其特征在于所述转换输出控制电路还包括N分频计数器，所述N分频计数器的输入端连接到所述时钟输入端，所述N分频计数器的输出端连接到所述N个数据存储单元中的每个数据存储单元。
全文摘要
本发明实施例公开了一种红外焦平面阵列探测器读出电路的并串转换电路，包括数据存储电路，包括N个数据存储单元，其中N为大于或等于2的整数；每个数据存储单元包括数据输入端、控制信号输入端和数据输出端，并且N个数据存储单元中每个数据存储单元的数据输出端连接到一起；转换输出控制电路，包括N个控制信号输出端，每个控制信号输出端分别连接到N个数据存储单元中的一个数据存储单元的控制信号输入端。本发明的实施例的并串转换电路中，在并串转换过程中存储的数据在各个存储单元中保持不变，直至全部串行输出，消除了传统的并串转换电路转换时数据在存储单元之间的传输，从而降低了功耗。
文档编号G01J5/24GK102840919SQ20121033407
公开日2012年12月26日 申请日期2012年9月12日 优先权日2012年9月12日
发明者吕坚, 周云, 杜一颖, 阙隆成, 庹涛, 魏林海 申请人:电子科技大学