专利名称：五次配置完成fpga可配置逻辑块的测试方法
技术领域：
本发明涉及一种FPGA芯片的测试方法，特别是仅用五次配置就完成FPGA可配置逻辑块的测试方法。
背景技术：
对FPGA进行测试的前提是对其进行配置，设计多种测试电路并经过多次配置-测试的过程才能实现对FPGA的有效测试。而配置一次FPGA的时间花费比施加一次测试向量要多得多，所以提高FPGA测试效率的关键是在保证测试覆盖率的前提下尽量减少配置次数。
可配置逻辑块是FPGA中最基本的功能单元，对可配置逻辑块的全面测试在FPGA测试技术中处于十分重要的地位。目前，国外对FPGA可配置逻辑块的测试进行了研究，提出了将可配置逻辑块分为时序逻辑和组合逻辑分别加以测试的理论，该方法配置次数较多，共使用了八次测试配置才达到较高的测试覆盖率，设计实现复杂，划分模块分别测试的措施浪费了测试资源。国内在这个领域的研究还处于起步阶段，相关成果很少。
发明内容
本发明解决的问题是尽量减少配置次数，提供一种通过五次配置完成FPGA可配置逻辑块的测试方法，该方法将组合逻辑和时序逻辑的测试交叉结合进行，节省了几次配置的同时保证了测试可控制性和测试可观测性的要求，克服了以往测试配置次数多、测试电路结构复杂、效率低的缺点。
本发明的技术解决方案是五次配置完成FPGA可配置逻辑块的测试方法，包括五次配置和测试，其中第一次配置和测试步骤如下(1)对可配置逻辑块进行配置，G查找表配置为异或逻辑；F查找表配置为异或逻辑；H查找表配置为相等逻辑，其输入从H1多路器引入；YQ触发器输出H查找表的值，XQ触发器输出DIN多路器的值；(2)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(3)对连接完的矩阵施加测试向量；第二次配置和测试步骤如下(4)对可配置逻辑块进行配置，G查找表配置为同或逻辑；F查找表配置为同或逻辑；H查找表配置为相等逻辑，其输入从H1多路器引入；XQ触发器输出H查找表的值，YQ触发器输出DIN多路器的值；(5)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(6)对连接完的矩阵施加测试向量；第三次配置和测试步骤如下(7)对可配置逻辑块进行配置，G查找表配置为相等逻辑，输入由G1端引入；F查找表配置为相等逻辑，其输入由F1端引入；G查找表配置为异或逻辑，其输入分别从G查找表、F查找表(32)、H1多路器引入；YQ触发器输出G查找表的值，XQ触发器输出DIN多路器的值；(8)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(9)对连接完的矩阵施加测试向量；第四次配置和测试步骤如下(10)对可配置逻辑块进行配置，G查找表配置为相等逻辑，输入由G1端引入；F查找表配置为相等逻辑，输入由F1端引入；H查找表配置为同或逻辑，其输入分别从G查找表、F查找表、H1多路器引入；YQ触发器输出F查找表的值，XQ触发器输出DIN多路器的值；(11)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(12)对连接完的矩阵施加测试向量；第五次配置和测试步骤如下(13)对可配置逻辑块进行配置，G查找表配置为相等逻辑，输入由G1端引入；F查找表配置为相等逻辑，输入由F1端引入；H查找表配置为相等逻辑，其输入从H1多路器引入；YQ触发器输出G查找表的值，XQ触发器输出F查找表的值；(14)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(15)对连接完的矩阵施加测试向量。
所述步骤(1)中，G查找表的结果经过Y多路器输出，F查找表的结果经过X多路器输出，H查找表将H1多路器的值经DY多路器以及YQ触发器输出，H1多路器选通C2，DIN多路器选通C1，DIN多路器的值经过DX多路器及XQ触发器输出，SR多路器选通C4，SR多路器的值与XQ触发器和YQ触发器的复位端reset相连，EC多路器选通C3，EC多路器的值与XQ触发器和YQ触发器的使能端相连。
所述步骤(2)中，每个可配置逻辑块的输入端C3、C4、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的C1端。
所述步骤(3)中，在第一级可配置逻辑块的F查找表输入端F1、F2、F3、F4使用穷举法加测试向量，即输入端F1、F2、F3、F4每种可能的逻辑组合都至少出现一次；在G查找表输入端G1、G2、G3、G4使用穷举法加测试向量；在输入端C1、C2加测试向量时需要保证C1、C2各经历一次从0到1的变化以及一次从1到0的变化，C3是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C4是复位信号在测试时将XQ触发器和YQ触发器复位。
所述步骤(4)中，G查找表的结果经过Y多路器输出，F查找表的结果经过X多路器输出，H查找表将DIN多路器的值经DX多路器及XQ触发器输出，H1多路器选通C3，DIN多路器选通C4，SR多路器选通C1，SR多路器的值与XQ触发器和YQ触发器的复位端reset相连，EC多路器选通C2，EC多路器的值与XQ触发器和YQ触发器的使能端相连。
所述步骤(5)中，每个可配置逻辑块的输入端C1、C2、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C4端，输出端XQ接下一级可配置逻辑块的C3端。
所述步骤(6)中，在第一级可配置逻辑块的F查找表输入端F1、F2、F3、F4使用穷举法加测试向量；在G查找表输入端G1、G2、G3、G4使用穷举法加测试向量；在输入端C3、C4加测试向量时需要确保C3、C4各经历一次从0到1的变化以及一次从1到0的变化，C2是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C1是复位信号在测试时将XQ触发器和YQ触发器复位。
所述步骤(7)中，G查找表的结果经过DX多路器及XQ触发器输出，F查找表的结果经过X多路器输出，H查找表将H1多路器的值经Y多路器输出，Y多路器选通C1，DIN多路器选通C2，SR多路器选通C3，SR多路器的值与XQ触发器和YQ触发器的置位set相连，EC多路器选通C4，EC多路器的值与XQ触发器和YQ触发器的使能端相连。
所述步骤(8)中，每个可配置逻辑块的输入端C3、C4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的C1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的G1端。
所述步骤(9)中，第一级可配置逻辑块的F查找表的输入端F1、G查找表的输入端G1以及DIN多路器的输入端C1共同构成了对H查找表的测试向量，测试时采用穷举法；在输入端C2，测试向量需要确保C2的值经历一次从0到1的变化以及一次从1到0的变化，C4是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C3是置位信号在测试时将XQ触发器和YQ触发器置位。
所述步骤(10)中，G查找表的结果经过Y多路器输出，F查找表的结果经过DY多路器及YQ触发器输出，H查找表的结果经X多路器输出，H1多路器选通C4，DIN多路器选通C3，SR多路器选通C2，SR多路器的值与XQ触发器和YQ触发器的置位端set相连，EC多路器选通C1，EC多路器的值与XQ触发器和YQ触发器的使能端相连。
所述步骤(11)中，每个可配置逻辑块的输入端C1、C2分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的C4端，输出端YQ接下一级可配置逻辑块的F1端，输出端XQ接下一级可配置逻辑块的C3端。
所述步骤(12)中，第一级可配置逻辑块的F查找表的输入端F1、G查找表的输入端G1及H1多路器的输入端C4共同构成了对H查找表的测试向量，测试时采用穷举法；在输入端C3，测试向量需要确保C3的值经历一次从0到1的变化以及一次从1到0的变化，C1是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C2是置位信号可在测试时将XQ触发器和YQ触发器置位。
所述步骤(13)中，G查找表的结果经过DY多路器输出同时也从Y多路器输出，F查找表的结果经过DX多路器从XQ触发器输出，H查找表将H1多路器的值经X多路器输出，H1多路器选通C1，DIN多路器选通C2，SR多路器选通C3，SR多路器(510)的值与XQ触发器和YQ触发器的复位端reset端或置位端set相连，EC多路器选通C4，EC多路器的值与XQ触发器和YQ触发器的使能端相连。
所述步骤(14)中，每个可配置逻辑块的输入端C3、C4分别作为可控的公共输入端并联在一起，输出端X接下一级可配置逻辑块的C1端，输出端YQ接下一级可配置逻辑块的G1端，输出端XQ接下一级可配置逻辑块的F1端。
所述步骤(15)中，在第一级可配置逻辑块的F查找表输入端F1，测试向量需要确保F1的值经历一次从0到1的变化以及一次从1到0的变化；在G查找表输入端G1，测试向量需要确保G1的值经历一次从0到1的变化以及一次从1到0的变化；在输入端C1加测试向量时需要确保C1经历一次从0到1的变化以及一次从1到0的变化，C4是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C3是复位信号或置位信号可在测试时将XQ触发器和YQ触发器复位或置位。
本发明与现有技术相比的优点在于现有的可配置逻辑块测试的方法是将组合逻辑和时序逻辑分别测试，测试组合逻辑时不考虑时序逻辑，测试时序逻辑时不考虑组合逻辑，这样至少需要八种配置才能使测试的覆盖率达到100％。本发明中，将可配置逻辑块的组合逻辑和时序逻辑的测试交叉结合进行，尽量在同一个配置中兼顾这两种逻辑的测试。配置的次数被压缩到五次，提高了测试效率。其次，可配置逻辑块被连接为一个首尾相连的蛇形一维矩阵，每个可配置逻辑块从上一个�？榻邮芤桓霰镜厥淙耄⑶椅乱桓瞿？椴桓霰镜厥涑觯诒Ｖち嗣扛瞿？榈牟馐钥煽刂菩院筒馐钥晒鄄庑缘赝币彩拐鼍卣蟮氖淙胧涑龆丝谑看蟠蠹跎�。本发明减少了配置次数，简化了设计复杂程度，又节省了测试输入输出端口，达到了100％的测试覆盖率，有效的降低了测试成本。
图1为FPGA的基本结构示意图；图2为可配置逻辑块的结构示意图；图3为本发明的可配置逻辑块的一维阵列级连示意图；图4为本发明的可配置逻辑块的第一次配置示意图；图5为本发明的可配置逻辑块的第二次配置示意图；图6为本发明的可配置逻辑块的第三次配置示意图；图7为本发明的可配置逻辑块的第四次配置示意图；图8为本发明的可配置逻辑块的第五次配置示意图。
具体实施例方式
FPGA基本电路结构如图1所示，其中可配置逻辑块CLB61呈阵列分布，互连线段62和开关矩阵SM63环绕在可配置逻辑块周围，通过用户配置来灵活实现各种功能。如图2所示，可配置逻辑块61根据其功能可划分为组合逻辑部分combination logic和时序逻辑部分sequential logic，组合逻辑部分包括四输入(即四个输入端)查找表G、四输入查找表F、四输入多路器H1、三输入查找表H、两输入多路器X、两输入多路器Y；时序逻辑部分主要包括四输入多路器DIN、四输入多路器SR、四输入多路器EC、四输入多路器DX、四输入多路器DY、两输入多路器KY、两输入多路器EY、两输入多路器KX、两输入多路器EX、两输出多路器SRX、两输出多路器SRY、触发器XQ、触发器YQ。
本发明中将可配置逻辑块的组合逻辑的测试以及时序逻辑的测试交叉进行，并灵活利用开关矩阵和互连线段，将开可配置逻辑块级连成一个如图3所示的首尾相连的一维矩阵，形成蛇形测试通道进行测试。图3中每个可配置逻辑块上方用向下方向箭头表示的是公共输入信号common signals，这些公共信号同时施加到每一个可配置逻辑块中；串联输入信号series signals input从第一个可配置逻辑块CLB输入，并产生输出作为下一级可配置逻辑块CLB的输入信号，串联信号顺序传递到矩阵中最后一个可配置逻辑块，形成串联输出信号series signals output输出。
本发明分五次对可配置逻辑块进行配置，具体步骤如下第一次配置和测试(1)对可配置逻辑块进行配置，G查找表11配置为异或逻辑，G查找表11结果经过Y多路器17输出；F查找表12配置为异或逻辑，F查找表12结果经过X多路器15输出；H查找表13配置为相等逻辑，将H1多路器14的值经DY多路器18及YQ触发器113输出，H1多路器14选通C2，DIN多路器19选通C1，DIN多路器19的值经过DX多路器16及XQ触发器112输出，SR多路器110选通C4，SR多路器110的值与XQ触发器112和YQ触发器113的reset端相连，EC多路器111选通C3，EC多路器111的值与XQ触发器112和YQ触发器113的使能端相连。
(2)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵。每个可配置逻辑块的输入端C3、C4、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的C1端。
(3)对连接完的矩阵施加测试向量，在第一级可配置逻辑块的F查找表12输入端F1、F2、F3、F4使用穷举法加测试向量，在G查找表11输入端G1、G2、G3、G4使用穷举法加测试向量，在输入端C1、C2测试向量需要确保C1、C2各经历一次从0到1的变化以及一次从1到0的变化，C3是XQ触发器112和YQ触发器113的使能信号在测试时需保持有效，C4是复位信号可在测试时将XQ触发器112和YQ触发器113复位。
第二次配置和测试(4)对可配置逻辑块进行配置，G查找表21配置为同或逻辑，G查找表21结果经过Y多路器27输出；F查找表22配置为同或逻辑，F查找表22的结果经过X多路器25输出；H查找表23配置为相等逻辑，H查找表23将H1多路器24的值经DX多路器26及XQ触发器212输出；H1多路器24选通C3，DIN多路器29选通C4，SR多路器210选通C1，SR多路器210的值与XQ触发器212和YQ触发器213的reset端相连，EC多路器211选通C2，EC多路器211的值与XQ触发器212和YQ触发器213的使能端相连。
(5)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵。每个可配置逻辑块的输入端C1、C2、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C4端，输出端XQ接下一级可配置逻辑块的C3端。
(6)对连接完的矩阵施加测试向量，在第一级可配置逻辑块的查找表F(22)输入端F1、F2、F3、F4使用穷举法加测试向量，在查找表G(21)输入端G1、G2、G3、G4使用穷举法加测试向量，在输入端C3、C4测试向量需要确保C3、C4各经历一次从0到1的变化以及一次从1到0的变化，C2是XQ触发器212和YQ触发器213的使能信号在测试时需保持有效，C1是复位信号可在测试时将XQ触发器212和YQ触发器213复位。
第三次配置和测试(7)对可配置逻辑块进行配置，G查找表31配置为相等逻辑，输入由G1端引入，G查找表31的结果经过DX多路器36及XQ触发器312输出；F查找表32配置为相等逻辑，其输入由F1端引入，F查找表32的结果经过X多路器35输出；G查找表33配置为异或逻辑，H查找表33将H1多路器34的值经Y多路器37输出，H1多路器34选通C1，DIN多路器39选通C2，SR多路器310选通C3，SR多路器310的值与XQ触发器312和YQ触发器313的set端相连，EC多路器311选通C4，EC多路器311的值与XQ触发器312和YQ触发器313的使能端相连。
(8)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵。每个可配置逻辑块的输入端C3、C4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的C1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的G1端。
(9)对连接完的矩阵施加测试向量，第一级可配置逻辑块的F查找表32的输入端F1、G查找表31的输入端G1及H1多路器34的输入端C1共同构成了针对H查找表33的测试向量，测试时采用穷举法；在输入端C2，测试向量需要确保C2的值经历一次从0到1的变化以及一次从1到0的变化，C4是XQ触发器312和YQ触发器313的使能信号在测试时需保持有效，C3是置位信号可在测试时将XQ触发器312和YQ触发器313置位。
第四次配置和测试
(10)对可配置逻辑块进行配置，G查找表41配置为相等逻辑，输入由G1端引入，G查找表41的结果经过Y多路器47输出；F查找表42配置为相等逻辑，输入由F1端引入，F查找表42的结果经过DY多路器48及XQ触发器413输出；H查找表43配置为同或逻辑，其输入分别从G查找表41、F查找表42、H1多路器44引入，H查找表43的结果经X多路器45输出，H1多路器44选通C4，DIN多路器49选通C3，SR多路器410选通C2，SR多路器410的值与XQ触发器412和YQ触发器413的set端相连，EC多路器411选通C1，EC多路器411的值与XQ触发器412和YQ触发器413的使能端相连。
(11)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵。每个可配置逻辑块的输入端C1、C2分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的C4端，输出端YQ接下一级可配置逻辑块的F1端，输出端XQ接下一级可配置逻辑块的C3端。
(12)对连接完的矩阵施加测试向量，第一级可配置逻辑块的F查找表42的输入端F1、G查找表41的输入端G1及H1多路器44的输入端C4共同构成了针对H查找表43的测试向量，测试时采用穷举法；在输入端C3，测试向量需要确保C3的值经历一次从0到1的变化以及一次从1到0的变化，C1是XQ触发器412和YQ触发器413的使能信号在测试时需保持有效，C2是置位信号可在测试时将XQ触发器412和YQ触发器413置位。
第五次配置和测试(13)对可配置逻辑块进行配置，G查找表51配置为相等逻辑，输入由G1端引入，G查找表51的结果经过DY多路器58输出同时也从Y多路器57输出；F查找表52配置为相等逻辑，输入由F1端引入，F查找表52的结果经过DX多路器56从XQ触发器512输出；H查找表53配置为相等逻辑，其输入从H1多路器54引入，H查找表53将H1多路器54的值经X多路器55输出，H1多路器54选通C1，DIN多路器59选通C2，SR多路器510选通C3，SR多路器510的值与XQ触发器512和YQ触发器513的reset端或set相连，EC多路器511选通C4，EC多路器511的值与XQ触发器512和YQ触发器513的使能端相连。
(14)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵。每个可配置逻辑块的输入端C3、C4分别作为可控的公共输入端并联在一起，输出端X接下一级可配置逻辑块的C1端，输出端YQ接下一级可配置逻辑块的G1端，输出端XQ接下一级可配置逻辑块的F1端。
(15)对连接完的矩阵施加测试向量，在第一级可配置逻辑块的G查找表52输入端F1，测试向量需要确保F1的值经历一次从0到1的变化以及一次从1到0的变化；在G查找表51输入端G1，测试向量需要确保G1的值经历一次从0到1的变化以及一次从1到0的变化；在输入端C1测试向量需要确保C1经历一次从0到1的变化以及一次从1到0的变化；C4是XQ触发器512和YQ触发器513的使能信号在测试时需保持有效，C3是复位信号或置位信号可在测试时将XQ触发器512和YQ触发器513复位或置位。
权利要求
1.五次配置完成FPGA可配置逻辑块的测试方法，包括五次配置和测试，其中第一次配置和测试步骤如下(1)对可配置逻辑块进行配置，G查找表(11)配置为异或逻辑；F查找表(12)配置为异或逻辑；H查找表(13)配置为相等逻辑，其输入从H1多路器(14)引入；YQ触发器(113)输出H查找表(13)的值，XQ触发器(112)输出DIN多路器(19)的值；(2)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(3)对连接完的矩阵施加测试向量；第二次配置和测试步骤如下(4)对可配置逻辑块进行配置，G查找表(21)配置为同或逻辑；F查找表(22)配置为同或逻辑；H查找表(23)配置为相等逻辑，其输入从H1多路器(24)引入；XQ触发器(212)输出H查找表(23)的值，YQ触发器(213)输出DIN多路器(29)的值；(5)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(6)对连接完的矩阵施加测试向量；第三次配置和测试步骤如下(7)对可配置逻辑块进行配置，G查找表(31)配置为相等逻辑，输入由G1端引入；F查找表(32)配置为相等逻辑，其输入由F1端引入；G查找表(33)配置为异或逻辑，其输入分别从G查找表(31)、F查找表(32)、H1多路器(34)引入；YQ触发器(312)输出G查找表(31)的值，XQ触发器(313)输出DIN多路器(39)的值；(8)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(9)对连接完的矩阵施加测试向量；第四次配置和测试步骤如下(10)对可配置逻辑块进行配置，G查找表(41)配置为相等逻辑，输入由G1引入；F查找表(42)配置为相等逻辑，输入由F1端引入；H查找表(43)配置为同或逻辑，其输入分别从G查找表(41)、F查找表(42)、H1多路器(44)引入；YQ触发器(413)输出F查找表(42)的值，XQ触发器(412)输出DIN多路器(49)的值；(11)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(12)对连接完的矩阵施加测试向量；第五次配置和测试步骤如下(13)对可配置逻辑块进行配置，G查找表(51)配置为相等逻辑，输入由G1端引入；F查找表(52)配置为相等逻辑，输入由F1端引入；H查找表(53)配置为相等逻辑，其输入从H1多路器(54)引入；YQ触发器(513)输出G查找表(51)的值，XQ触发器(512)输出F查找表(52)的值；(14)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(15)对连接完的矩阵施加测试向量。
2.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(1)中，G查找表(11)的结果经过Y多路器(17)输出，F查找表(12)的结果经过X多路器(15)输出，H查找表(13)将H1多路器(14)的值经DY多路器(18)以及YQ触发器(113)输出，H1多路器(14)选通C2，DIN多路器(19)选通C1，DIN多路器(19)的值经过DX多路器(16)及XQ触发器(112)输出，SR多路器(110)选通C4，SR多路器(110)的值与XQ触发器(112)和YQ触发器(113)的复位端reset相连，EC多路器(111)选通C3，EC多路器(111)的值与XQ触发器(112)和YQ触发器(113)的使能端相连。
3.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(2)中，每个可配置逻辑块的输入端C3、C4、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的C1端。
4.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(3)中，在第一级可配置逻辑块的F查找表(12)输入端F1、F2、F3、F4使用穷举法加测试向量，即输入端F1、F2、F3、F4每种可能的逻辑组合都至少出现一次；在G查找表(11)输入端G1、G2、G3、G4使用穷举法加测试向量；在输入端C1、C2加测试向量时需要保证C1、C2各经历一次从0到1的变化以及一次从1到0的变化，C3是XQ触发器(112)和YQ触发器(113)的使能信号在测试时需保持有效，C4是复位信号在测试时将XQ触发器(112)和YQ触发器(113)复位。
5.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(4)中，G查找表(21)的结果经过Y多路器(27)输出，F查找表(22)的结果经过X多路器(25)输出，H查找表(23)将DIN多路器(24)的值经DX多路器(26)及XQ触发器(212)输出，H1多路器(24)选通C3，DIN多路器(29)选通C4，SR多路器(210)选通C1，SR多路器(210)的值与XQ触发器(212)和YQ触发器(213)的复位端reset相连，EC多路器(211)选通C2，EC多路器(211)的值与XQ触发器(212)和YQ触发器(213)的使能端相连。
6.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(5)中，每个可配置逻辑块的输入端C1、C2、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C4端，输出端XQ接下一级可配置逻辑块的C3端。
7.根据权利要求1所述的五次配置完成FPGA可配置逻辑块测试的方法，其特征在所述步骤(6)中，在第一级可配置逻辑块的F查找表(22)输入端F1、F2、F3、F4使用穷举法加测试向量；在G查找表(21)输入端G1、G2、G3、G4使用穷举法加测试向量；在输入端C3、C4加测试向量时需要确保C3、C4各经历一次从0到1的变化以及一次从1到0的变化，C2是XQ触发器(212)和YQ触发器(213)的使能信号在测试时需保持有效，C1是复位信号在测试时将XQ触发器(212)和YQ触发器(213)复位。
8.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(7)中，G查找表(31)的结果经过DX多路器(36)以及XQ触发器(312)输出，F查找表(32)的结果经过X多路器(35)输出，H查找表(33)将H1多路器(34)的值经Y多路器(37)输出，Y多路器(34)选通C1，DIN多路器(39)选通C2，SR多路器(310)选通C3，SR多路器(310)的值与XQ触发器(312)和YQ触发器(313)的置位set相连，EC多路器(311)选通C4，EC多路器(311)的值与XQ触发器(312)和YQ触发器(313)的使能端相连。
9.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(8)中，每个可配置逻辑块的输入端C3、C4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的C1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的G1端。
10.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(9)中，第一级可配置逻辑块的F查找表(32)的输入端F1、G查找表(31)的输入端G1以及DIN多路器(34)的输入端C1共同构成了对H查找表(33)的测试向量，测试时采用穷举法；在输入端C2，测试向量需要确保C2的值经历一次从0到1的变化以及一次从1到0的变化，C4是XQ触发器(312)和YQ触发器(313)的使能信号在测试时需保持有效，C3是置位信号在测试时将XQ触发器(312)和YQ触发器(313)置位。
11.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(10)中，G查找表(41)的结果经过Y多路器(47)输出，F查找表(42)的结果经过DY多路器(48)及YQ触发器(413)输出，H查找表(43)的结果经X多路器(45)输出，H1多路器(44)选通C4，DIN多路器(49)选通C3，SR多路器(410)选通C2，SR多路器(410)的值与XQ触发器(412)和YQ触发器(413)的置位端set相连，EC多路器(411)选通C1，EC多路器(411)的值与XQ触发器(412)和YQ触发器(413)的使能端相连。
12.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(11)中，每个可配置逻辑块的输入端C1、C2分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的C4端，输出端YQ接下一级可配置逻辑块的F1端，输出端XQ接下一级可配置逻辑块的C3端。
13.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(12)中，第一级可配置逻辑块的F查找表(42)的输入端F1、G查找表(41)的输入端G1及H1多路器(44)的输入端C4共同构成了对H查找表(43)的测试向量，测试时采用穷举法；在输入端C3，测试向量需要确保C3的值经历一次从0到1的变化以及一次从1到0的变化，C1是XQ触发器(412)和YQ触发器(413)的使能信号在测试时需保持有效，C2是置位信号可在测试时将XQ触发器(412)和YQ触发器(413)置位。
14.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(13)中，G查找表(51)的结果经过DY多路器(58)输出同时也从Y多路器(57)输出，F查找表(52)的结果经过DX多路器(56)从XQ触发器(512)输出，H查找表(53)将H1多路器(54)的值经X多路器(55)输出，H1多路器(54)选通C1，DIN多路器(59)选通C2，SR多路器(510)选通C3，SR多路器(510)的值与XQ触发器(512)和YQ触发器(513)的复位端reset端或置位端set相连，EC多路器(511)选通C4，EC多路器(511)的值与XQ触发器(512)和YQ触发器(513)的使能端相连。
15.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(14)中，每个可配置逻辑块的输入端C3、C4分别作为可控的公共输入端并联在一起，输出端X接下一级可配置逻辑块的C1端，输出端YQ接下一级可配置逻辑块的G1端，输出端XQ接下一级可配置逻辑块的F1端。
16.根据权利要求1所述的五次配置完成FPGA可配置逻辑块的测试方法，其特征在所述步骤(15)中，在第一级可配置逻辑块的F查找表(52)输入端F1，测试向量需要确保F1的值经历一次从0到1的变化以及一次从1到0的变化；在G查找表(51)输入端G1，测试向量需要确保G1的值经历一次从0到1的变化以及一次从1到0的变化；在输入端C1加测试向量时需要确保C1经历一次从0到1的变化以及一次从1到0的变化，C4是XQ触发器(512)和YQ触发器(513)的使能信号在测试时需保持有效，C3是复位信号或置位信号可在测试时将XQ触发器(512)和YQ触发器(513)复位或置位。
全文摘要
一种五次配置完成FPGA可配置逻辑块的测试方法，其特点在于将FPGA可配置逻辑块的时序逻辑电路和组合逻辑电路结合起来测试，通过优化安排测试资源，交叉使用同或、异或等函数和穷举法的测试向量，减少了测试配置次数；本发明中使用了级连蛇形一维阵列的技术，将所有待测可配置逻辑块按满足测试可控制性和测试可观测的要求串联起来测试，既简化了设计复杂程度，又减少了测试输入输出端口，并且达到了100％的测试覆盖率，有效的降低了测试成本。
文档编号G01R31/28GK101038323SQ200710063888
公开日2007年9月19日 申请日期2007年2月14日 优先权日2007年2月14日
发明者文治平, 周涛, 杜忠, 陈雷, 李学武, 张帆, 刘增容, 张彦龙, 储鹏 申请人:北京时代民芯科技有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
