亚星游戏官网-www.yaxin868.com

专利名称：高速中频采样处理板的制作方法
技术领域：
本实用新型涉及雷达信号处理与高速信号数字化通讯技术领域，尤其涉
及针对ADI的DSP进行相关的技术开发、应用和仿真，可以极大地满足雷
达、通信等领域对信号处理实时性的要求。
背景技术：
现代社会正向数字化、信息化方向高速发展，在这一过程中，往往需要 高速信号的实时性数字化处理。而在高性能实时数字信号处理DSP和数据采 集系统的设计过程中，设计者遇到的最大困难正是高速采样后的数据的实时 计算处理与传输。
传统方法是用小型化器件堆积来共同完成大量高速信号的处理的，这给 整个系统的可靠性与可维护性带来很多不利因素，并且这种设计只能针对某 种特定频率或频段，在使用上也很大的局限性。
而随着科技的进步，现代雷达在信号的数字化处理上有了长足的发展， 但也带来了新的问题，现代雷达的数字信号处理具有海量运行需求的应用背 景，如巡航导弹末制导雷达地形匹配、合成孔径雷达的成像处理、相控阵雷 达的时空二维滤波处理等领域。目前，单片DSP难以胜任许多信号处理系统 的要求。而常见的解决方案也高速AD采样与信号处理功能是在多块不同的板 卡上实现，这给实际应用带来很多不便。 发明内容
鉴于上述现有技术所存在的问题，本实用新型的目的是实现高速中频信 号(如雷达信号)的数字化处理并进行实时传输凄t据或其计算结果的功能， 并能通过输出电路进行结果显示，自定义控制总线可以实现对高速中频信号 处理板进行灵活控制；由于高速AD采样与DA回放及数据处理单元集成在一块板上，可以同一板内实现信号接收、处理、发射功能的高性能高速信号处 理单板机。
本实用新型的目的是通过以下技术方案实现的
高速中频采样处理板由主控制电路、信号采集通道电路、信号处理单元 电路、信号生成电路、光纤通道电路、时钟管理电路、存储单元与外部接口 电路组成；主控制电路与信号处理单元电路和与外部接口电路相连；信号采 集电路与信号处理单元电路和时钟管理电路相连；信号处理单元电路与主控 制电路、信号采集电路、信号生成电路、光纤通道电路、存储单元和时钟管 理电路相连；信号生成电路与信号处理单元电路和时钟管理电路相连；光纤 通道电路与信号处理单元电路相连；时钟管理电路与信号釆集通道电路、信 号处理单元电路、信号生成电路相连；与外部接口电路与主控制电路相连。
所述的信号采集通道电路有两片模数转换器，每片模数转换器可实现两 路高速AD采样，所以由四路高速AD釆样通道组成；所述的信号生成电路由 两路高速DA通道组成。
所述的AD电路和/或转换DA转换电路为一组或多组。
还包括四路高速AD采集通道的时钟相位，时钟相位同步由可编程逻辑 门列阵FPGA电路实现。
信号处理单元电路由可编程逻辑门列阵FPGA组和DSP处理器组所构 成，其中有四片可编程逻辑门列阵FPGA和四片高性能DSP，每一片FPGA 和每一片DSP可构成一组相对独立的信号通道，而四片DSP也可构成一组
进行数据并行计算的工作单元。
光纤通道电路由两组光纤通道构成，每一组均可实现2.5Gbps的数据交换。
存储单元由SDRAM和FLASH构成，且每组相对应的DSP和FPGA都有 一组SDRAM和FLASH。
与外部接口电路是自定义电路，可完成主控电路与其它系统的信息交换和实现其它系统对本板的控制。
时钟管理电路实现对内、夕卜600M高速时钟的切换使用，并把内或外时 钟分频到不同的频率以供板内不同电路使用。
由以上技术方案可知本实用新型所述的高速信号采样处理板，由FPGA
电路、DSP电路、AD与DA电路、时钟管理电路及光纤通道等组成。在实际 应用过程中，四路AD通道可以接收不同的信号源的信号，DA通路可以对外 进行数据显示或其它功能等，时钟管理电路管理内外时钟的使用及对板上系 统供给工作时钟，两路光纤通道可以与其它高速设备相连接，自定义总线可 以与CPU或主控制器相连接对本板进行有效灵活的控制。

图1为本实用新型所述高速中频采样处理板结构示意图。 图2为本实用新型所述高速中频采样处理板外部接口示意图。 图3为本实用新型所述高速中频采样处理板具体应用的数据处理装置示 意图。
具体实施方式
本实用新型所述的高速中频采样处理板，其具体实施方式
如图1所示 由可编程逻辑门列阵FPGA电路、四路AD采样电路、两路DA输出电 路、DSP处理器组、存储器RAM、两路光纤通道电路、自定义总线电路组 成；四路AD采样电路AD1、 AD2、 AD3 、 AD4分别与四片FPGA即 FPGA1、 FPGA2、 FPGA3、 FPGA4相连，完成高速中频信号的采样；两片 DA输出电路DA1、 DA2分别与FPGA2和FPGA3相连；FPGA1与FPG2及 FPGA3有总线相连，FPGA2与FPGA1及FPGA3间有总线相连，FPGA3与 FPGA4及FPGA1间有总线相连，FPGA4与FPGA3及FPGA2间有总线相 连，通过这些通路，数据可以在四片FPGA间自由传输；每片FPGA与一片 DSP通过LOCAL总线相连，以方便在FPGA和DSP间进行数据的交换；四片 DSP通过高速LINK口互相连接，所有的LINK口都可工作在600M的时钟频率下，所以每路LINK口数据率可达600MB/S，四片DSP可以对高速信号进行 并行计算，加上600MB/S的数据传输率，足以完成高速信号的实时计算； 每个DSP外挂存储器SDRAM，提高DSP的性能；控制用FPGA同时与 FPGA1和DSP1相连，可以方便的控制FPGA组和DSP组的工作，也可以同 FAPG组和DSP组进行数据交换，还可实现对四片FPGA的复位控制，以使 四片FPGA能同步工作；自定义总线连接在控制用FPGA上，可以同外部设 备进行接口；两路光纤通道SFF1和SFF2分别接在FPGA1和FPGA4上，可 以与其它高速设备进行数据交换。
上述的同步接口电路包括同步输入接口电路与同步输出接口电路；所述 同步输入接口电路包括组脉冲输入电路，方向脉冲输入电路，增量信号输入 电路，位置象限输入电路，定时脉冲输入电路，选通信号输入电路和/或TTL 电平电路；所述同步输出接口电路包括定时脉沖输出电路，选通信号输出电 路和/或组复位信号输出电路。
本实用新型所述的高速中频采样处理板可以进行内外时钟的切换，即本 板卡正常工作时，AD与DA电路的时钟可以用内时钟也可以用外时钟，可以 在FPGA2中编程对时钟芯片进行控制与配置以实现。
本实用新型所述的高速中频釆样处理板可以实现四路AD采样相位同 步，其是在FPGA2中实现的，在设计中由FPGA2控制两个AD芯片的控制 线，可以使两个AD芯片同步工作。
另外，本实用新型所述的高速中频采样处理板的外部接口如图2所示
高速中频采样信号处理板的一边设有四个AD采样电路，板上固定编号 为AD1、 AD2、 AD3、 AD4; 2个DA输出电路，板上固定编号为DA1、 DA2;两个光纤通道，板上固定编号为SFF1、 SFF2; —个外部CLK输入 口。板子另一边有一个自定义部线接口。
本实用新型所述的高速中频釆样处理板的具体应用的数据处理装置，其 具体实施例1，为单卡工作模式如图3所示由一个高速中频采样信号处理板、 一套高速信号源、外部数据显示或其
它高速信号处理设备及外部控制设备组成；高速中频采样信号处理板的AD 采样电路连接高速信号源，高速中频釆样信号处理板的DA电路连接外部数 据显示或其它高速信号处理设备，高速中频采样信号处理板的光纤通道连接 其它高速信号处理设备，高速中频采样信号处理板的自定义控制总线连接外 部控制设备。
光纤通道电路具有可控的双向传输功能。高速中频采样信号处理板可将 来其它高速设备来的高速数据接收到本板由DSP进行并行高速计算。自定义 控制线也是双向的， 一方面可以与外部控制设备连接双方便灵活地对本板进 行控制，另一方面可以通过此自定义总线将低速计算结果传送给外部其它设 备，以扩展本板的功能。
高速中频采样信号处理板也可以实现由AD通道采集的信号并行计算 后，由光纤通道将计算后的数据传送给其它设备，也可以由DA通道输出到 显示设备上进行显示等。
以上所述高速中频采样信号处理板及其数据处理装置，仅为本实用新 型较佳的具体实施方式
与有代表性的具体实施方式
，同时所述高速中频采样 信号处理板的结构也仅是有代表性的结构；但本实用新型的保护范围并不局 限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内， 可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此， 本实用新型的保护范围应该以权利要求书的保护范围为准。
权利要求1、一种高速中频采样处理板，其特征在于，由主控制电路、信号采集通道电路、信号处理单元电路、信号生成电路、光纤通道电路、时钟管理电路、存储单元与外部接口电路组成；主控制电路与信号处理单元电路和与外部接口电路相连；信号采集电路与信号处理单元电路和时钟管理电路相连；信号处理单元电路与主控制电路、信号采集电路、信号生成电路、光纤通道电路、存储单元和时钟管理电路相连；信号生成电路与信号处理单元电路和时钟管理电路相连；光纤通道电路与信号处理单元电路相连；时钟管理电路与信号采集通道电路、信号处理单元电路、信号生成电路相连；与外部接口电路与主控制电路相连。
2、 根据权利要求1所述的高速中频采样处理板，其特征在于，所述的 信号采集通道电路有两片模数转换器，每片模数转换器可实现两路高速AD 采样，所以由四路高速AD釆样通道组成；所述的信号生成电路由两路高速 DA通道组成。
3、 根据权利要求1或2所述的高速中频采样处理板，其特征在于，所述 的AD电路和/或转换DA转换电路为一组或多组。
4、 根据权利要求1或2所述的高速中频釆样处理板，其特征在于，还包 括四路高速AD采集通道的时钟相位，时钟相位同步由可编程逻辑门列阵 FPGA电路实现。
5、 根据权利要求1所述的高速中频采样处理板，其特征在于，信号处 理单元电路由可编程逻辑门列阵FPGA組和DSP处理器组所构成，其中有四 片可编程逻辑门列阵FPGA和四片高性能DSP，每一片FPGA和每一片DSP 可构成一组相对独立的信号通道，而四片DSP也可构成一组进行数据并行计 算的工作单元。
6、 根据权利要求1所述的高速中频采样处理板，其特征在于，光纤通道电路由两组光纤通道构成，每一组均可实现2.5Gbps的数据交换。
7、 根据权利要求1所述的高速中频采样处理板，其特征在于，存储单 元由SDRAM和FLASH构成，且每组相对应的DSP和FPGA都有 一 组 SDRAM和FLASH。
8、 根据权利要求1所述的高速中频釆样处理板，其特征在于，与外部 接口电路是自定义电路，可完成主控电路与其它系统的信息交换和实现其它 系统对本板的控制。
专利摘要本实用新型所述的高速中频采样处理板，由主控制电路、信号采集通道电路、信号处理单元电路、信号生成电路、光纤通道电路、时钟管理电路、存储单元与外部接口电路组成；主控制电路与信号处理单元电路和与外部接口电路相连；信号采集电路与信号处理单元电路和时钟管理电路相连；信号处理单元电路与主控制电路、信号采集电路、信号生成电路、光纤通道电路、存储单元和时钟管理电路相连；信号生成电路与信号处理单元电路和时钟管理电路相连；光纤通道电路与信号处理单元电路相连；时钟管理电路与信号采集通道电路、信号处理单元电路、信号生成电路相连；与外部接口电路与主控制电路相连。可以实现高速中频信号(如雷达信号)的数字化处理并进行实时传输数据或其计算结果的功能，并能通过输出电路进行结果显示，自定义控制总线可以实现对高速中频信号处理板进行灵活控制；由于高速AD采样与DA回放及数据处理单元集成在一块板上，可以同一板内实现信号接收、处理、发射功能的高性能高速信号处理单板机。
文档编号G01S7/295GK201355394SQ200820180190
公开日2009年12月2日 申请日期2008年12月1日 优先权日2008年12月1日
发明者孟凡良, 徐世昌, 耿庆锋 申请人:北京华力创通科技股份有限公司