专利名称：低功耗芯片的性能测试方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种低功耗芯片的性能测试方法。
背景技术：
芯片，例如闪存(Flash)在制作完成后要对各个存储器单元进行各项性能测试，以判断每个单元性能是否合格，做出故障单元列表。在该性能测试过程中，需对芯片在多个电源电压下的工作状况进行测试，现有的芯片性能测试中的电源电压采用电源供电�？�(Device Power Supply, DPS)供电,该电源供电�？槭芸赜诓馐曰�。更多关于供电�？榈男畔⑶氩握丈昵牍己臗N 102360064A的中国专利申请。然而，该电源供电�？槎杂谏瓒ǖ牡缭吹缪梗缤�1所示，上升沿时间t较长，一般为几十微秒至几百微秒数量级，而一个芯片需在多个电源电压下进行工作状况测试，多个上升沿时间累积后造成上述芯片性能测试速率较慢。针对上述问题，本发明提出一种低功耗芯片的性能测试方法加以解决。
发明内容
本发明解决的问题是提出一种低功耗芯片的性能测试方法，以解决现有的电源供给方式造成的芯片性能测试速率较慢的问题。为解决上述问题，本发明提供一种低功耗芯片的性能测试方法，采用高低电平的供电方式对所述芯片进行电源供给。可选地，所述低功耗芯片的工作电流小于10mA。可选地，所述高低电平来自PE卡。可选地，所述PE卡受控于测试机。可选地，所述测试机向所述低功耗芯片提供高频测试信号。可选地，性能测试过程中，对所述芯片施加多次不同的高电平。可选地，性能测试过程中，对所述芯片施加电平逐渐变高的高电平。可选地，性能测试过程中，每相邻两次高电平的差值相等。可选地，性能测试过程中，随着高电平的电平变高，相邻两次高电平的差值逐渐减小。与现有技术相比，本发明具有以下优点1)不同于现有技术的采用电源供电�？槎孕酒峁┎煌缭吹缪菇行阅懿馐缘姆桨福痉⒚鞑捎酶叩偷缙降墓┑绶绞剑酶叩偷缙街械母叩缙缴仙厥奔浣隙蹋话阄改擅胫良甘擅耄纱耍梢蕴岣卟馐运俾剩攵愿酶叩偷缙降墓┑绶绞揭话闼峁┕ぷ鞯缌鹘闲〉奶氐悖痉⒚鞯募际醴桨刚攵缘凸男酒男阅懿馐�。2)可选方案中，低功耗芯片是指工作电流小于IOmA的芯片，上述芯片所需功耗与现有的高低电平的供电方式所提供工作电流相符，因而，本方案与现有技术兼容性好。3)可选方案中，上述高低电平来自PE卡(Pin Electronics Card),PE卡受控于测试机，换言之，用户通过对测试机控制，使其产生并对PE卡施加控制信号，进而使得PE卡输出用户设定的高低电平。4)可选方案中，性能测试过程中，对所述芯片施加多次不同的高电平，即对芯片在不同工作电压下的性能进行测试，多次电源电压测试累积起来，相对于现有技术的多次较长上升沿时间累积起来的方案，可以大幅提高测试速率。5)可选方案中，对所述芯片施加电平逐渐变高或变低的高电平，防止某个工作电压下，性能不符合要求的情况被遗漏，换言之，可以对芯片某个性能进行全面测试。6)可选方案中，在5)可选方案的基础上，逐渐变高或变低的高电平中，相邻两次高电平的差值相等或按某一规律逐渐变化，更进一步对芯片某个性能进行全面测试。7)可选方案中，在6)可选方案的基础上，其中的某一规律逐渐变化中的一种方案为相对于电压较低的高电平，在电压较高的高电平处的测试次数变多，即随着高电平的电平变高，相邻两次高电平的差值逐渐减�。绱耍岣吡诵阅懿缓细裥酒募斐雎�。
图1为现有技术的DPS的电源电压-时间关系图；图2为本发明实施例提供的低功耗芯片的性能测试采用的装置的结构示意图；图3为发明实施例采用的高低电平供电方式的电源电压-时间关系图；图4为发明实施例采用的高电平的一种施加方式示意图；图5为发明实施例采用的高电平的另一种施加方式示意图。
具体实施例方式如前所述，现有技术中，采用电源供电�？槎孕酒峁┎煌缭吹缪菇行阅懿馐裕玫缭垂┑缒？榈纳仙厥奔浣铣ぃ话阄甘良赴傥⒚耄蚨斐尚酒阅懿馐运俾式下Ｕ攵陨鲜鑫侍猓痉⒚鞑捎酶叩偷缙降墓┑绶绞剑酶叩偷缙街械母叩缙缴仙厥奔浣隙蹋话阄改擅胫良甘擅耄纱耍梢蕴岣卟馐运俾剩攵愿酶叩偷缙降墓┑绶绞揭话闼峁┕ぷ鞯缌鹘闲〉奶氐悖痉⒚鞯募际醴桨刚攵缘凸男酒男阅懿馐�。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式
的限制。低功耗芯片I制作完毕后，需对该芯片I进行性能测试，该性能测试包括多种，例如经时击穿(Time Dependent Dielectric Breakdown, TDDB)测试、热载流子注入(HotCarrier Injection, HCT)测试、阈值电压稳定性(Threshold Voltage Stability, VTStability)测试、直流测试条件下的负偏压不稳定性(Direct Current Negative BiasTemperature Instability,DC NBTI)测试等可靠性测试,也可以为阈值电压测试等。上述测试结果如性能符合要求(合格)，则采用“ I ”记录，若性能不符合要求(不合格)，则采用“0”记录，也可以按照行业内常规记录方法进行记录。上述测试过程中，不仅要对芯片I施加测试信号，而且要对芯片I提供电源电压。
图2所示为本实施例提供的低功耗芯片的性能测试采用的装置的结构示意图。图3所示为本实施例采用的高低电平供电方式的电源电压-时间关系图。参照图2所示，该芯片I分别与PE卡2 (Pin Electronics Card)的插槽(未图示)、测试机3的接口(未图示)相连。此外，PE卡2与测试机3也相连，用户通过对测试机3进行控制(例如设定高电平VHH对应的电压伏数)，使测试机3产生控制信号并将其施加在PE卡2上，进而使得PE卡2输出用户设定的高低电平。上述PE卡2对芯片I提供了电源电压，此时，测试机3向芯片I施加各种测试信号，例如高频信号，芯片I开始工作。该PE卡2输出高电平VHH时，如图3所示，其上升沿时间t’较短，因而，与现有技术的DPS的上升沿t相比，可以节省测试时间。然而，该高低电平的供电方式一般所提供工作电流较小，因而，本发明的技术方案针对低功耗芯片I的性能测试。本实施例中，低功耗芯片I是指工作电流小于IOmA的芯片，上述芯片I所需功耗与现有的高低电平的供电方式所提供工作电流相符，因而，本方案与现有技术兼容性好。其它实施例中，也可以根据高低电平的供电方式所提供工作电流确定所适用的芯片类型。总得来说，高低电平的供电方式所提供工作电流小于DPS所提供工作电流，后者一般为安培数量级。一般来说，芯片I性能测试会对多个电源电压下芯片的工作状况进行测试，以制作性能合格-不合格的表格(char test)，因而需对芯片I施加多次不同的高电平，多次电源电压测试累积起来，相对于现有技术的多次较长上升沿时间t累积起来的方案，可以大幅提闻测试速率。为防止某个电源电压下，性能不符合要求的情况被遗漏，对芯片I施加电平逐渐变高或变低的高电平VHH，换言之，上述逐渐提升电源电压或降低电源电压的方案可以对芯片某个性能进行全面测试。此外，逐渐变高或变低的高电平VHH中，相邻两次高电平的差值选择相等，即如图4所示的线性提压方式，更进一步对芯片某个性能进行全面测试。其它实施例中，相邻两次高电平的差值也可以按某一规律逐渐变化，例如，采用图5的抛物线式提升电压方式，相对于低电源电压，在高电源电压处进行多点测试，如此，提高了性能不合格芯片I的检出率。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种低功耗芯片的性能测试方法，其特征在于， 采用高低电平的供电方式对所述芯片进行电源供给。
2.根据权利要求1所述的性能测试方法，其特征在于，所述低功耗芯片的工作电流小于 10mA。
3.根据权利要求1或2所述的性能测试方法，其特征在于，所述高低电平来自PE卡。
4.根据权利要求3所述的性能测试方法，其特征在于，所述PE卡受控于测试机。
5.根据权利要求4所述的性能测试方法，其特征在于，所述测试机向所述低功耗芯片提供高频测试信号。
6.根据权利要求1所述的性能测试方法，其特征在于，性能测试过程中，对所述芯片施加多次不同的高电平。
7.根据权利要求1所述的性能测试方法，其特征在于，性能测试过程中，对所述芯片施加电平逐渐变高或变低的高电平。
8.根据权利要求7所述的性能测试方法，其特征在于，性能测试过程中，每相邻两次高电平的差值相等。
9.根据权利要求7所述的性能测试方法，其特征在于，性能测试过程中，随着高电平的电平变高，相邻两次高电平的差值逐渐减小。
全文摘要
不同于现有技术的采用电源供电�？槎孕酒峁┎煌缭吹缪菇行阅懿馐缘姆桨福痉⒚鞯牟馐苑椒ú捎酶叩偷缙降墓┑绶绞剑酶叩偷缙街械母叩缙缴仙厥奔浣隙蹋话阄改擅胫良甘擅耄纱耍梢蕴岣卟馐运俾剩攵愿酶叩偷缙降墓┑绶绞揭话闼峁┕ぷ鞯缌鹘闲〉奶氐悖痉⒚鞯募际醴桨刚攵缘凸男酒男阅懿馐�。
文档编号G01R31/28GK103064005SQ20121056416
公开日2013年4月24日 申请日期2012年12月21日 优先权日2012年12月21日
发明者王磊 申请人:上�：炅Π氲继逯圃煊邢薰�
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
