专利名称：电能计量片上系统及其运行方法
技术领域：
本发明涉及电能计量芯片，特别涉及电能计量片上系统的设计和运行技术。
背景技术：
在电能计量芯片设计领域中，主要采用专用集成电路(Application SpecificIntegrated Circuit,简称“ASIC”)定制硬件和数字信号处理器(Digital SignalProcessor,简称“DSP”)软件两种实现方式。ASIC定制技术是将电能计量算法用硬件电路实现，运算速度比较快。但该实现方式体系结构不可变，灵活性很差。即使将算法电路集成在系统级芯片(System on Chip，简 称“S0C”)中，由于算法固定，依然无法修改，无法实现灵活性。如图6所示为ASIC定制的SOC电能计量芯片的结构示意图。DSP软件技术是将电能计量算法用软件来实现，能充分发挥软件的灵活性，通过对算法进行调整就可以直接修改固化在程序存储器中的程序。但是，在算法比较复杂时，将耗费很大的软件程序空间，而且软件运行算法速度有限，例如采用16位的DSP实现一个32位的乘法，需要数条指令，而采用32位的DSP对于电能计量芯片来说代价太高，且如果提高DSP的运行速度，则功耗太高。本发明的发明人发现，电能计量因为精度的要求，经常需要32位的数据，8051是8位的微控制单元(Micro Controller Unit,简称“MCU”),如果采用8051进行运算的话,程序量会加大，而且运算速度会很慢，且使用8051搬运数据时，由于8051的总线也是Sbit位宽，无法满足数据的快速传递作用。而运行非算法程序的时候需要使用程序存储器，一般的程序存储器采用闪速存储器(Flash Memory，简称“FLASH”)结构，存取速度比较慢。
发明内容
本发明的目的在于提供一种电能计量片上系统及其运行方法，同时保证了算法灵活性，较快的运算速度，和较低的成本。为解决上述技术问题，本发明的实施方式公开了一种电能计量片上系统，包括模数转换器，用于对将输入的电流或电压采样信号转换成数字采样信号；数据存储器，用于存储模数转换器输出的数字采样信号；算法配置存储器，用于存储电能计量算法配置信息； 直接存储器访问DMA单元；处理器，用于控制DMA单元将算法配置信息从算法配置存储器读取到硬件运算单元，并控制DMA单元将数字采样信号从数据存储器中读取到硬件运算单元；硬件运算单元，用于根据算法配置信息和数字采样信号进行运算；脉冲生成单元，用于将硬件运算单元的运算结果转换成电能计量脉冲输出。本发明的实施方式还公开了一种电能计量片上系统的运行方法，系统包括处理器，直接存储器访问DMA单元，硬件运算单元，算法配置存储器，数据存储器，模数转换器和脉冲生成单元；方法包括以下步骤模数转换器将输入的电流或电压采样信号转换成数字采样信号后保存到数据存储器中；在处理器的控制下，DMA单元将算法配置信息从算法配置存储器读取到硬件运算单元，并从数据存储器中读取数字采样信号到硬件运算单元；硬件运算单元根据算法配置信息和数字采样信号进行运算；运算结果由脉冲生成单元转换成电能计量脉冲输出。本发明实施方式与现有技术相比，主要区别及其效果在于 处理器不直接进行电能计量运算，而是控制直接存储器访问(Direct MemoryAccess，简称“DMA”)将电能计量算法配置信息和数字采样信息从存储器直接送到硬件运算单元进行运算，同时保证了算法灵活性，较快的运算速度，和较低的成本。电能计量算法配置信息存储在存储器中，可以修改，保证了算法的灵活性；使用了专门的硬件运算单元，对乘法、除法等运算可以一次性完成，所以运算速度提高；采用了 DMA，可以保证数据的高速传输，对处理器的要求很低，处理器的成本大大降低。进一步地，实现电能计量算法的各单元工作在较高的频率下，而处理器工作在较低的频率下，一方面可以加快电能计量的运算速度，另一方面对处理器的要求较低，可以使用低成本的处理器。进一步地，使用只读存储器(Read-Only Memory,简称“ROM”)存放算法配置信息，相对于FLASH等其它存储器，成本低速度快。因为算法配置信息一般不变化，所以ROM可以胜任，如果确实需要变化，只要更换新的ROM即可。进一步地，由于在本系统中处理器不需要执行与电能计量相关的具体数学运算，所以使用8位的MCU已经足够，不但成本低，而且还有余力对其它外设进行操作。
图I是本发明第一实施方式中一种电能计量片上系统的结构示意图；图2是本发明第二实施方式中一种电能计量片上系统的结构示意图；图3是本发明第三实施方式中一种电能计量片上系统的运行方法的流程示意图；图4是现有技术中一种电压有效值计算的示意图；图5是本发明第四实施方式中一种基于8051的电能计量流程示意图；图6是现有技术中一种ASIC实现的SOC电能计量芯片的结构示意图。
具体实施例方式在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本发明第一实施方式涉及一种电能计量片上系统。图I是该电能计量片上系统的结构示意图。该电能计量片上系统包括模数转换器(Analog Digital Converter,简称“ADC”),用于对将输入的电流或电
压采样信号转换成数字采样信号。数据存储器，用于存储模数转换器输出的数字采样信号。数据存储器也存放硬件运算单元的中间运算结果。算法配置存储器，用于存储电能计量算法配置信息。直接存储器访问DMA单元。处理器，用于控制DMA单元将算法配置信息从算法配置存储器读取到硬件运算单 元，并控制DMA单元将数字采样信号从数据存储器中读取到硬件运算单元。可以理解，处理器还可用于对其它外设进行操作。硬件运算单元，用于根据算法配置信息和数字采样信号进行运算。脉冲生成单元，用于将硬件运算单元的运算结果转换成电能计量脉冲输出。处理器不直接进行电能计量运算，而是控制DMA将电能计量算法配置信息和数字采样信息从存储器直接送到硬件运算单元进行运算，同时保证了算法灵活性，较快的运算速度，和较低的成本。电能计量算法配置信息存储在存储器中，可以修改，保证了算法的灵活性。使用了专门的硬件运算单元，对乘法、除法等运算可以一次性完成，所以运算速度提高。采用了 DMA，可以保证数据的高速传输，对处理器的要求很低，处理器的成本大大降低。本发明第二实施方式涉及一种电能计量片上系统。图2是该电能计量片上系统的结构示意图。第二实施方式在第一实施方式的基础上进行了多项改进，主要改进之处如下。第一个改进是系统中包括第一频率域和第二频率域，其中第一频率域的时钟频率高于第二频率域的时钟频率。第一频率域中至少包括硬件运算单元。优选地，除了硬件运算单元，与电能计量算法的实现相关的电路，包括DMA单元，算法配置存储器，数据存储器，模数转换器和脉冲生成单元等，都可以工作在时钟频率较高的第一频率域中。优选地，硬件运算单元中可以包括乘法器，除法器，开方器，和加法器。可以理解，硬件运算单元中至少包括乘法器，除法器，开方器和加法器，这些功能�？槎伎梢远懒⒌赝瓿商囟ǖ募扑�。第二频率域中至少包括处理器。实现电能计量算法的各单元工作在较高的频率下，而处理器工作在较低的频率下，一方面可以加快电能计量的运算速度，另一方面对处理器的要求较低，可以使用低成本的处理器。优选地，处理器是8位的微控制单元。可选地，处理器还可以与一个程序存储器连接，运行程序存储器中的程序，以实现对外设的控制、系统启动等功能。由于在本系统中处理器不需要执行与电能计量相关的具体数学运算，所以使用8位的MCU已经足够，不但成本低，而且还有余力对其它外设进行操作。可以理解，处理器可以是微控制单元(Micro Controller Unit,简称“MCU”)，也可以是数字信号处理器(Digital Signal Processor,简称“DSP”)，中央处理器(CentralProcessing Unit，简称“CPU”)等，只要有逻辑控制功能即可。
第二个改进是算法配置存储器是只读存储器。使用ROM存放算法配置信息，相对于FLASH等其它存储器，成本低速度快。因为算法配置信息一般不变化，所以ROM可以胜任，如果确实需要变化，只要更换新的ROM即可。可以理解，在本发明的其它某些实施例中，也可以使用闪速存储器(FlashMemory,简称“FLASH”)，电可擦除可编程只读存储器(Electrically ErasableProgrammable ROM，简称“EEPR0M”)等其它类型的存储器。第三个改进是，使用输出的是I比特的数字信号的模数转换器。再增加一个级联积分梳状滤波器(Cascade-integrator-Comb,简称“CIC”),用于将模数转换器输出的I比特的数字信号转换成多比特位宽的数字采样信号，输出到数据存储器。可以理解，在本发明的其它某些实例中，也可以采用多比特位宽输出的模数转换器，或者已集成了 CIC功能的模数转换器。系统还包括寄存器组，用于存放硬件运算单元输出的运算结果，并输出给脉冲生 成单元。可以理解，在本发明的其它某些实例中，也可以不使用寄存器组，而是使用其它的存储器存放运算结果，如随机存取存储器(Random Access Memory,简称“RAM”)等。以上各改进组合后形成本发明的较佳实施方式，但各改进也可以分别使用现有技术中，电能计量算法主要实现电流电压有效值、功率、能量的计算，图4是现有技术中一种电压有效值计算的示意图，电压采样信号经模数转换器、级联积分梳状滤波器后输出到高通滤波器，经滤波、运算后得到电压有效值。如果采用硬件来实现上述流程，需制作出实现该流程的硬件电路，由于该电路结构无法改变，实现算法的灵活性很差。在本发明的一个优选的例子中，采用处理器控制DMA将电能计量算法配置信息和数字采样信息从存储器直接送到硬件运算单元进行运算。可以理解，整个数据计算和传递过程都是DMA根据算法配置存储器中的算法，通过地址访问来进行的。例如，硬件运算单元中乘法器两输入端地址规定为M_in0 (0x81), M_inl (0x82)，输出端地址规定为M_out(0x01),数据存储器的地址为 addrl (OxlOOa), addr2 (OxlOOb), addr3 (0x100c)。要实现算法配置存储器中的算法，则从addrl取出数据a，从addr2取出数据b，输出到乘法器的相应输入端地址中得到数据c，再将c存入到addr3中。算法配置存储器中的相应编码为addrl M_in0 (100a81 )，addr2 M_inl (100b82), addr3 M_out (IOOcOl )。由于乘法器是一个时钟节拍算一个数据，当检测到数据端有变化时，会进行计算。实现图4中高通滤波器的公式为y (η) =x (n) +A * x (n_l)+y (n_l)+B * y(n_l),实现该高通滤波器包括以下步骤DMA将数据存储器中地址为addrl中的数据x(n_l)取出，输入到硬件运算单元中乘法器的输入端1；[110 ；DMA将数据存储器中地址为addr2中的常数A取出，输入到硬件运算单元中乘法器的另一个输入端1_^1，此时乘法器检测到数据输入发生变化，自动执行乘法操作Mul，将M_in0和M_inl中的数据相乘，并输出到M_out ；DMA将X (η)和M_out中的数据输入到加法器的输入端地址A_in0，A_inl中；DMA将A_out中的运算结果保存到数据存储器的地址addr3中；经过上述步骤后,得到X (n)+A * x(n-l)的结果；对于以上步骤，算法配置存储器中对应的编码为
addrl M—inO ；addr2 M—ini ；addrl A—inO ；M—out OxOO A—ini ；addr3 A—out ；乘法器是一个时钟节拍算一个数据，检测到数据输入发生变化时，会自动执行乘法操作MulJf M_in0和M_inl中的数据相乘，并输出到M_out，因此不需要在算法配置存储器中进行编码。 硬件运算单元的输入输出地址为8位地址，M_out与A_inl都是8位地址，而算法配置存储器的算法编码宽度为24位，因此在11_0此和八_化1间插入0x00，表示数据从一个运算单元的输出端输出到另一个运算单元的输入端。重复对y(n-l)进行上述步骤,可得到y(n_l)+B -k y(n_l)的结果；将上述两个结果相加，就可得到y (η)的结果，即实现了高通滤波器。可以理解，上述步骤都会进行编码，储存到算法配置存储器中。当进行电能计量的时候，处理器发出启动命令，DMA读取算法配置存储器中的算法配置信息，解析该信息，并执行相应操作。因为在电能计量中所用到的数学运算非常有限，因此本系统中处理器通过支持对数据存储器进行访问，对硬件运算单元的地址进行访问，并使用专门的硬件运算单元来实现加法，乘法，除法，开方等几种有限的运算操作，从而进行电能计量运算，基本满足了电能计量算法的一般需求。电能计量算法配置信息存储在存储器中，可以修改，保证了算法的灵活性；同时由于运算时间的需要，整个电能计量的算法实现电路，都可以工作在较高的频率下，而处理器可以工作在较低的频率，同时去对其他外设进行操作。本发明第三实施方式涉及一种电能计量片上系统的运行方法。图3是该电能计量片上系统的运行方法的流程示意图。该电能计量片上系统的运行方法系统包括处理器，直接存储器访问DMA单元，硬件运算单元，算法配置存储器，数据存储器，模数转换器和脉冲生成单元。如图3所示，该电能计量片上系统的运行方法包括以下步骤在步骤301中，模数转换器将输入的电流或电压采样信号转换成数字采样信号后保存到数据存储器中。此后进入步骤302，在处理器的控制下，DMA单元将算法配置信息从算法配置存储器读取到硬件运算单元，并从数据存储器中读取数字采样信号到硬件运算单元。 此后进入步骤303，硬件运算单元根据算法配置信息和数字采样信号进行运算。此后进入步骤304，运算结果由脉冲生成单元转换成电能计量脉冲输出。此后结束本流程本实施方式是与第一实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。本发明第四实施方式涉及一种电能计量片上系统的运行方法。第四实施方式在第三实施方式的基础上进行了多项改进，主要改进之处如下。
第一个改进是系统中包括第一频率域和第二频率域，其中第一频率域的时钟频率高于第二频率域的时钟频率。第一频率域中至少包括硬件运算单元。优选地，硬件运算单元中可以包括乘法器，除法器，开方器，和加法器。第二频率域中至少包括处理器。实现电能计量算法的各单元工作在较高的频率下，而处理器工作在较低的频率下，一方面可以加快电能计量的运算速度，另一方面对处理器的要求较低，可以使用低成本的处理器。优选地，处理器是8位的微控制单元。。可选地，处理器还可以与一个程序存储器连接，运行程序存储器中的程序，以实现对外设的控制、系统启动等功能。由于在本系统中处理器不需要执行与电能计量相关的具体数学运算，所以使用8位的MCU已经足够，不但成本低，而且还有余力对其它外设进行操作。 可以理解，处理器可以是MCU、DSP或CPU等，只要有逻辑控制功能即可。第二个改进是算法配置存储器是只读存储器，使用ROM存放算法配置信息，相对于FLASH等其它存储器，成本低速度快。因为算法配置信息一般不变化，所以ROM可以胜任，如果确实需要变化，只要更换新的ROM即可。可以理解，在本发明的其它某些实施例中，也可以使用FLASH，或EEPROM等其它类型的存储器。第三个改进是，使用输出的是I比特的数字信号的模数转换器。再增加一个级联积分梳状滤波器(Cascade-integrator-Comb,简称“CIC”),用于将模数转换器输出的I比特的数字信号转换成多比特位宽的数字采样信号，输出到数据存储器。步骤301还包括以下子步骤模数转换器根据输入的电流或电压采样信号输出I比特的数字信号。级联积分梳状滤波器将模数转换器输出的I比特的数字信号转换成多比特位宽的数字采样信号，输出到数据存储器。系统还包括寄存器组，用于存放硬件运算单元输出的运算结果，并输出给脉冲生成单元。步骤303之后还包括以下步骤寄存器组存放硬件运算单元输出的运算结果，并输出给脉冲生成单元。以上各改进组合后形成本发明的较佳实施方式，但各改进也可以分别使用。在本发明的一个优选的例子中，电能计量流程如图5所示，包括以下步骤在步骤501中，模拟输入U (电压)和I (电流)信号。此后进入步骤502，ADC (模数转换器)将输入的电流或电压采样信号转换成I比特的数字信号，并输入到CIC(级联积分梳状滤波器)中。此后进入步骤503，CIC将ADC输出的I比特的数字信号转换成20比特位宽的数字采样信号，输出到数据存储器。可以理解，在其他实施例中，数字采样信号也可以是16、24、32比特位宽的，在本优选实施例中选择20比特位宽的数字采样信号。
此外，优选地，数据存储器可以是RAM(随机存取存储器)。此后进入步骤504，8051 (处理器)控制DMA访问算术配置存储器，DMA根据算术配置存储器中的算法程序读取数据存储器中的数字采样信号，并传递到硬件运算单元。可以理解，在其他某些实施例中，处理器可以是MCU、DSP或CPU等，只要有逻辑控制功能即可。本优选实施例中选用8051。优选地，算术配置存储器可以采用ROM (只读存储器)，该类存储器在掉电时不会丧失数据。可以理解，在本发明的其它某些实施例中，也可以使用FLASH，或EEPROM等其它类型的存储器。
此后进入步骤505，硬件运算单元对数据进行计算之后，将中间数据存放到数据存储器中，需要时再将其调出。此后进入步骤506，硬件运算单元将运算最后算出的电能相关的参数通过DMA存放到寄存器中。可以理解，电能相关的参数包括RMS (电流和电压有效值)，Power (功率包括有功功率和无功功率)，Energy (电能能量包括有功能量和无功能量)。此后进入步骤507，DMA根据算法程序将Power输出到电能脉冲单元中去，产生电能脉冲。此后结束本流程。本实施方式是与第二实施方式相对应的方法实施方式，本实施方式可与第二实施方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中。本发明的各方法实施方式均可以以软件、硬件、固件等方式实现。不管本发明是以软件、硬件、还是固件方式实现，指令代码都可以存储在任何类型的计算机可访问的存储器中(例如永久的或者可修改的，易失性的或者非易失性的，固态的或者非固态的，固定的或者可更换的介质等等)。同样，存储器可以例如是可编程阵列逻辑(Programmable ArrayLogic，简称“PAL”)、随机存取存储器(Random Access Memory，简称“RAM”)、可编程只读存储器(Programmable Read Only Memory,简称“PR0M”)、只读存储器(Read-Only Memory,简称“ROM”)、电可擦除可编程只读存储器(Electrically Erasable Programmable ROM,简称“EEPR0M”)、磁盘、光盘、数字通用光盘(Digital Versatile Disc，简称“DVD”)等等。需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
权利要求
1.一种电能计量片上系统，其特征在于，包括 模数转换器，用于对将输入的电流或电压采样信号转换成数字采样信号； 数据存储器，用于存储模数转换器输出的数字采样信号； 算法配置存储器，用于存储电能计量算法配置信息； 直接存储器访问DMA単元； 处理器，用于控制DMA单元将算法配置信息从算法配置存储器读取到硬件运算单元，并控制DMA单元将数字采样信号从数据存储器中读取到硬件运算单元； 硬件运算单元，用于根据算法配置信息和数字采样信号进行运算； 脉冲生成単元，用于将硬件运算单元的运算结果转换成电能计量脉冲输出。
2.根据权利要求I所述的电能计量片上系统，其特征在于，所述系统中包括第一频率域和第二频率域，其中第一频率域的时钟频率高于第二频率域的时钟频率； 所述第一频率域中至少包括所述硬件运算单元； 所述第二频率域中至少包括所述处理器。
3.根据权利要求2所述的电能计量片上系统，其特征在于，所述算法配置存储器是只读存储器。
4.根据权利要求3所述的电能计量片上系统，其特征在于，所述模数转换器输出的是I比特的数字信号； 所述系统还包括级联积分梳状滤波器，用于将所述模数转换器输出的I比特的数字信号转换成多比特位宽的数字采样信号，输出到所述数据存储器。
5.根据权利要求4所述的电能计量片上系统，其特征在于，还包括 寄存器组，用于存放所述硬件运算单元输出的运算结果，并输出给所述脉冲生成単元。
6.根据权利要求I至5中任一项所述的电能计量片上系统，其特征在于，所述处理器是8位的微控制単元。
7.根据权利要求I至5中任一项所述的电能计量片上系统，其特征在于，所述硬件运算单元包括 乘法器，除法器，开方器，和加法器。
8.ー种电能计量片上系统的运行方法，其特征在于，所述系统包括处理器，直接存储器访问DMA単元，硬件运算单元，算法配置存储器，数据存储器，模数转换器和脉冲生成単元； 所述方法包括以下步骤 模数转换器将输入的电流或电压采样信号转换成数字采样信号后保存到数据存储器中； 在处理器的控制下，DMA单元将算法配置信息从算法配置存储器读取到硬件运算单元，并从数据存储器中读取数字采样信号到硬件运算单元； 硬件运算单元根据算法配置信息和数字采样信号进行运算； 运算结果由脉冲生成単元转换成电能计量脉冲输出。
9.根据权利要求8所述的电能计量片上系统的运行方法，其特征在于，所述系统中包括第一频率域和第二频率域，其中第一频率域的时钟频率高于第二频率域的时钟频率； 所述第一频率域中至少包括所述硬件运算单元； 所述第二频率域中至少包括所述处理器。
10.根据权利要求8或9所述的电能计量片上系统的运行方法，其特征在于，所述系统还包括级联积分梳状滤波器； 所述模数转换器将输入的电流或电压采样信号转换成数字采样信号后保存到数据存储器中的步骤还包括以下子步骤 所述模数转换器根据输入的电流或电压采样信号输出I比特的数字信号； 所述级联积分梳状滤波器将所述模数转换器输出的I比特的数字信号转换成多比特位宽的数字采样信号，输出到所述数据存储器。
全文摘要
本发明涉及电能计量芯片，公开了一种电能计量片上系统及其运行方法。本发明中，处理器不直接进行电能计量运算，而是控制DMA将电能计量算法配置信息和数字采样信息从存储器直接送到硬件运算单元进行运算，同时保证了算法灵活性，较快的运算速度，和较低的成本。实现电能计量算法的各单元工作在较高的频率下，而处理器工作在较低的频率下，一方面可以加快电能计量的运算速度，另一方面对处理器的要求较低，可以使用低成本的处理器。
文档编号G01R22/06GK102735923SQ20121025345
公开日2012年10月17日 申请日期2012年7月20日 优先权日2012年7月20日
发明者胡晋, 萧经华 申请人:钜泉光电科技(上海)股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
