专利名称：用于光子相关纳米粒度仪的数字相关器的制作方法
技术领域：
本实用新型涉及一种动态光散射原理(光子相关光谱法PCS和光子交叉相关光谱 法PCCS)测量纳米颗粒粒度测试技术中以硬件方式获取散射光信号的自相关函数和互相 关函数的装置，具体地说是一种基于现场可编程门阵列(FPGA)技术的数字相关器。
(二)技术背景基于动态光散射原理(光子相关光谱法PCS和光子交叉相关光谱法PCCS)的纳米 粒度仪的关键技术是提取悬浮在溶液中的纳米颗粒的散射光的自相关函数或互相关函数， 计算纳米颗粒的扩散系数，从而分析颗粒粒度。数字相关器就是基于动态光散射原理(光 子相关光谱法PCS和光子交叉相关光谱法PCCS)的粒度测试技术中提取散射光信号的自相 关函数和互相关函数的装置。目前，国内应用较多此类装置主要是进口美国Brookhaven公 司BI-9000AT、BI-9010AT和Turbocorr数字相关器，这些装置都只能完成自相关运算而无 法进行互相关运算，因此只适用于PCS法测试纳米颗粒粒度，而无法适用于PCCS法测试纳 米颗粒粒度，从而对测试环境、所测样品浓度以及测试稳定性等方面具有较大的局限性，只 有采用PCCS法原理和互相关运算，对PCS法存在的缺陷加以弥补。此外，这些装置都是基 于定制的专用大规模集成电路(ASIC)，或基于DSP技术，或多片芯片及联组成，不但很有很 大的局限性，而且价格昂贵。另外，国内有人尝试采用软件的方式实现数字相关器，即先用 光子计数器将散射光光子计数并存储在存储器中，然后根据计算机软件将其数据从存储器 中读出进而进行相关运算，虽然这样能计算出散射光强的相关函数，但由于软件所需的处 理时间比硬件所需的处理时间长很多，导致在如此长的处理时间内的光子测量被暂停(即 处理时间内的光子丢失)，造成计算的相关函数偏差较大，因此，采用软件的数字相关器实 时性很差，不能满足颗粒粒度分析的要求。
发明内容本实用新型的技术任务是针对现有技术的不足，提供一种以硬件的方式实现用于 光子相关纳米粒度仪的数字相关器，完成自相关运算和互相关运算，用于光子相关光谱和 光子交叉相关光谱技术中实时地计算散射光强的自相关函数和互相关函数，具体是基于现 场可编程门阵列(FPGA)技术，主要实现采样时间的设置与选择、光子计数、自相关运算、互 相关运算、同步复位及与计算机通讯等功能，其采样时间、线性自相关通道和延迟时间完全 满足纳米及亚微米颗粒粒度测试的需求。现场可编程门阵列(FPGA)是一种具有高运算速度、大存储空间、内部含有大量数 字信号处理器(DSP)的芯片，以设计软件的形式实现硬件设计，可进行�？榛杓疲� 系统按实现功能划分成若干个�？椋鸶霰嘈茨？榇耄⒖稍谙嘤Φ娜砑鲜迪质凳狈� 真，从而验证各个�？楣δ苁迪值淖既酚敕瘢詈笠栽硗嫉男问浇髂？檎铣烧鱿� 统，固化在FPGA内部，完成整个数字处理器的设计，形成专用的数据处理器。这正符合用于 光子相关纳米粒度仪的数字相关器高速运算、数据存储量大的要求，基于该技术的数字相关器完全满足纳米及亚微米颗粒粒度测试。本实用新型解决其技术问题所采用的技术方案是用于光子相关纳米粒度仪的数字相关器，包括一个固化在FPGA芯片内的采样时间设置�？椋恢辽倭礁龉袒贔PGA芯片内的光子计数�？椋灰桓龉袒贔PGA芯片内的相关运算�？椋灰桓龉袒贔PGA芯片内的USB通讯�？椋簧鲜龉庾蛹剖？榫氩裳奔渖柚媚？橄嗔樱庾蛹剖？橛钟胂喙卦怂隳� 块的信号输入端相连接，相关运算�？榈男藕攀涑龆擞險SB通讯�？橄嗔�。上述FPGA芯片中还固化有同步复位�？椋礁次荒？橛牍庾蛹剖？�、相关运 算�？楹蚒SB通讯�？橄嗔印Ｉ鲜霾裳奔渖柚媚？榘ǘ喔霾裳奔渖赡？楹鸵桓鲅≡衿鳎鞲霾裳奔� 设置�？榈氖涑龆硕加胙≡衿鞯氖淙攵讼嗔樱≡衿鞯目刂贫擞險SB通讯模块的输出端 相连接，根据控制端实现采样时间的选择。上述各个采样时间发生�？镾ampleTime都是由VHDL语言编写生成的不同周期 的分频器构成，选择器Selcetor是由VHDL语言编写而生成的�？�。当外部50MHz时钟 从系统时钟输入端SYS_CLK_50M输入后，同时连接至各个采样时间生成�？榈氖敝邮淙� 端CLK，然后各个采样时间发生模块中的分频器根据各自的分频系数，将输入时钟分为不 同周期的时钟，从Samplejime端口输出，并连接至选择器Selector的数据输入端供其选 择用，选择器Selector根据采样时间选择控制端SELCET_C0NTR0L[7. . 0]输入到选择器控 制C0NTR0L[7. . 0]的控制信号，选择相对应的采样时间从采样时间输出端口 SAMPLE_CLK 输出，完成采样时间的生成与设置。复位端RESET连接至各个采样时间发生�？榈母次欢� RESET，当复位信号有效时，各个采样时间发生�？楦次磺辶�。上述光子计数�？榘ǚ制灯�、两个计数器和数据输出�？椋诜制灯鞯氖涑鐾� 时与两个计数器和数据输出�？橄嗔樱礁黾剖鞯募剖峁涑龆擞胧菔涑瞿？榈� 输入端相连接，在分频时钟的驱动下两个计数器交替运行，实现对光子脉冲的无缝隙计数 并将计数结果输出。上述分频器Frequency_Divider、计数器Counterl和Counter2以及数据输出接 口�？槎际怯蒝HDL语言编写而生成的�？椋辈裳敝覵AMPLE_CLK输入至分频器后将去 时钟分频，得到周期为采样时钟SAMPLE_CLK周期的2倍的分频时钟，将其时钟连接至计 数器Coimterl的计数使能端C0UNT_EN和通过非门连接至计数器Coimterf的计数使能端 C0UNT_EN,使计数器Counterl和Counter〗的计数使能输入成相反关系的信号，光子脉冲 信号从光子脉冲输入端PULSE_IN0UT同时连接至计数器Counterl和Counted的光子脉 冲输入端PULSE_INPUT，当DIV_FREQUENCY_CLK分频时钟为高电平(即为“1”)时，计数器 Coimterl将光子脉冲信号进行计数，计数器Coimterf将计数结果输出并复位清零后处于 等待状态；当DIV_FREQUENCY_CLK分频时钟为低电平(即为“O”)时，计数器Counterf将 光子脉冲信号进行计数，计数器Coimterl将计数结果输出并复位清零后处于等待状态，如 此反复运行，计数器Coimterl和Coimterf交替地对输入的光子脉冲信号进行计数，并将计 数结果通过数据输出接口模块Data_0UtpUt输出，完成对输入光子脉冲信号的无间隙的计数，杜绝光子脉冲信号丢失的情况。上述相关运算�？榘ǘ喔鯠FF触发器、乘法器、累加器和运算模式选择�？椋� 个DFF触发器级联构成两个同步进行的移位寄存器，在进行数据移位的同时将当前数据输 出并分别连接至相对应的乘法器被乘数输入端，即前一个DFF触发器的输出端与后一个 DFF触发器的输入端相连接的同时与各个乘法器的被乘数输入端相连接，而移位寄存器移 位至最后输出的数据与运算模式选择模块的输入端相连接，根据选择模式控制信号选取其 中一个移位寄存器的输出结果，同时与各个乘法器的乘数输入端相连接进行乘法运算，乘 法器的输出端与累加器输入端相连接，将乘法器输出结果进行累加运算，最终完成相对应 的相关运算。相关运算�？橥瓿勺韵喙卦怂愫突ハ喙卦怂懔街窒喙卦怂隳Ｊ剑诟媚？橹校� FPGA内部的DFF触发器级联构成移位寄存器用为输入数据的移位存储，使各个相关运算通 道形成不同的延迟，乘法器利用FPGA内部Unsignedmultiplication无符号乘法器，用VHDL 语言编写生成累加器ACCUmUlate_Adder，由移位寄存器、乘法器和累加器构成相关运算模 块，以4通道相关器为例来说明自相关和互相关运算的具体实施方式
。自相关运算原理第一通道G(1) = X1^+X2A+- +ΧΝ-ι*ΧΝ ；第一通道G(I)= X1^+X2A+-+Xn-2 N ；第一通道G(1) = X1#X4+X2*X5+··· +XN_3*XN ；第一通道G(1) = X1A+X2^e+- +XN-4*XN ；如图8所示，光子计数值X在移位时钟的驱动下，依次转移至移位寄存器的各个单 元，每移位一次，乘法器和累加器工作一次，如此反复移位，便可进行自相关运算。互相关运算原理第一通道G(1) = X1J^X2J3+- +Xn-I^YN ；第一通道G(1) = X1Js+X2J4+- +XN-2*YN ；第一通道G(1) = X1J4+^+- +XN-3*YN ；第一通道G(1) = X1J5+^+- +XN-4*YN ；两路光子计数值X和Y在移位时钟的驱动下，依次转移至两个移位寄存器的各个 单元，且X和Y分别作为乘法器的被乘数和乘数，移位寄存器每转移一次，乘法器和加法器 工作一次，如此反复移位，便可进行互相关运算。无论是进行自相关运算还是互相关运算，都是同时使用相同的乘法器和累加器， 即相同数量的乘法器和累加器即可完成自相关运算又能完成自相关运算，有效节省了硬件 资源。上述USB通讯模块包括波特率时钟发生器、USB接收�？椤⒎⑺褪鼓苣？楹蚒SB发 送模块，波特率时钟发生�？槭涑龆送庇險SB接收�？楹蚒SB发送�？榈慕邮斩讼嗔樱� USB接收�？榈氖涑龆擞敕⑺褪鼓苣？榈氖淙攵讼嗔樱⑺褪鼓苣？榈氖涑龆擞險SB发 送�？榈氖淙攵讼嗔樱诓ㄌ芈适敝拥那率迪质窒喙仄饔爰扑慊鶸SB接口之间的 通讯，既能通过计算机控制数字相关器，又能将相关运算结果传输至计算机。上述波特率时钟发生器BaudRate_Generator、USB 接收器 USB_Receiver、USB 发 送器USB_Transmiter和发送使能控制�？門ransmit_EnabIe都是由VHDL语言编写生成的�？�。当50MHz外部时钟从系统时钟输入端SYS_CLK_50M输入至波特率时钟发生器 BaudRate_Generator的系统时钟输入端后，将50M系统时钟分频成为相应频率的波特率 时钟，然后将其连接到USB接收器USB_Receiver和USB_Transmiter的波特率时钟输入 端BAUD_CLK，USB接收器USB_Receiver在波特率时钟BAUD_CLK的驱动下通过USB接收 端USB_RXD串行接收计算机传来的数据，再进行串并转化后将接收到的串行数据处理成 两路不同长度的并行数据，分别通过接收数据输出端RECEIVE_DATA[7. . 0]和使能控制端 输出端ENABLE_C0N[3. . 0]并行地输出，由接收数据输出端RECEIVE_DATA[7. . 0]输出的数 据直接连接到时间控制端I1ME_C0NTR0L[7. . 0]将其输出，而由使能控制输出端ENABLE_ CON [3.. 0]输出的数据连接到发送使能控制�？門ransmit_Enable的使能控制输入端 ENABLE_C0N[3. . 0]，发送使能控制�？門ransmit_EnabIe根据此控制数据相对应地启动发 送使能信号，并从使能信号输出端TRANSMIT_EN输出，然后将其使能信号连接到USB发送器 的数据发送使能端TRANSMIT_ENABLE，当发送使能信号有效时，USB发送器将从数据输入端 C0RR_DATA[6911. . 0]连接至发送数据输入端TRANSMIT_DATA[6911. . 0]而输入的外部数据 在波特率时钟BAUD_CLK的驱动下，将此输入数据进行相关处理后通过USB发送端USB_TXD 串行地传输至计算机，同时在发送的过程中，通过发送显示端USB_TXD_SH0W适时地显示数 据传输状态；复位端RESET直接连接至USB发送器USBJransmiter的复位端RESET，控制 该�？榻懈次磺辶恪Ｉ鲜鯱SB通讯�？榛股柚糜写渥刺甘镜疲饨臃⒐舛芸墒凳毕允臼荽� 输状态。上述同步复位�？榘úㄌ芈适敝臃⑸�、自动复位控制器、串口接收�？楹透� 位控制器，波特率时钟发生器的输出端同时与自动复位�？楹痛诮邮漳？榈氖淙攵讼嗔� 接，串口接收模块的输出端与复位控制器的输入端相连接，在波特率时钟的驱动下，实现通 过计算机串行通讯接口对数字相关器内各个�？榻懈次磺辶憧刂�。上述波特率时钟发生器BaudRate_Generator、串口接收自动复位�？镃0M_ AutoReset、串口接收器C0M_Receiver和同步复位控制�？镽esetControl都是由VHDL 语言编写生成的�？�。当50MHz外部时钟从系统时钟输入端SYS_CLK_50M输入至波特 率时钟发生器BaudRate_Generator的系统时钟输入端后SYS_CLK，将50MHz系统时钟分 频成为相应频率的波特率时钟，然后将其波特率时钟BAUD_CLK连接到串口接收器C0M_ Receiver和串口接收自动复位�？镃0M_AutoReset的波特率时钟输入端BAUD_CLK，串口接 收器C0M_Receiver在波特率时钟BAUD_CLK的驱动下通过串口接收端C0M_RXD从计算机 串口串行接收计算机传来的数据，再进行串并转化后将该数据并行地从数据输出端DATA_ OUTPUT[7. . 0]输出，并连接至同步复位控制�？镽esetControl的复位控制输入端RESET_ CON[7. . 0]，同步复位控制模块ResetControl将根据此控制数据启动同步复位使能信号， 并将其通过同步复位信号输出端RESET_ENABLE输出，用于控制数字相关器中其他�？榈� 同步复位清零；串口接收自动复位控制�？镃0M_AutoReset将从波特率时钟输入端BAUD_ CLK输入的波特率时钟进行定时计数，生成具有一定周期的复位信号，将其从自动复位信 号输出端REAET_AUT0输出，并连接此自动复位信号至串口接收器C0M_Receiver的复位端 RESET,对串口接收器C0M_Receiver定时地进行复位操作，使串口接收器C0M_Receiver接 受完数据后处于等待状态，时刻准备接收计算机通过串口发送至数字相关器的同步复位控制信号。本实用新型的用于光子相关纳米粒度仪的数字相关器与现有技术相比，所产生的 有益效果是1)本实用新型可同时实现自相关运算和互相关运算，一键即可切换相关运算模 式；2)本实用新型基于现场可编程门阵列(FPGA)技术，以软件的方式实现硬件设计， 在硬件及外围电路固定的情况下，通过更改软件编程即可更改内部结构，实现相关路数的 扩展；3)本实用新型采用超高速、超大容量FPGA芯片，将采样时间设置模块、光子计数 �？�、同步复位�？�、相关运算�？橐约癠SB通讯�？椤OM通讯�？榈燃扑慊涌诠袒� FPGA内，从而提高数字相关器电路的稳定性；4)本实用新型中将数字相关器所有的功能�？楣袒�1片FPGA芯片中，从而减小 了数字相关器的体积，降低了数字相关器的功耗；5)本实用新型中乘法器采用FPGA内部乘法器，同时自相关运算器和互相关运算 器复用所有的乘法器和累加器，有效节省了硬件资源，使系统具有很大的扩展空间。
附图1是本实用新型的工作原理图；附图2是固化在FPGA芯片内的组成数字相关器各�？榧捌渲涞牧油迹桓酵�3是固化在FPGA芯片内的采样时间设置�？榻峁雇迹桓酵�4是固化在FPGA芯片内的光子计数�？榻峁雇迹桓酵�5是固化在FPGA芯片内的相关运算�？榻峁雇迹桓酵�6是固化在FPGA芯片内的USB通讯�？榻峁雇迹桓酵�7是固化在FPGA芯片内的同步复位�？榻峁雇迹桓酵�8是自相关运算示意图；附图9是互相关运算示意图。图中，1、采样时间设置模块，2、光子计数模块1，3、光子计数�？�11，4、相关运算 �？椋�5、USB通讯�？椋�6、同步复位�？椋�7、计算机。
具体实施方式
以下结合附图1-9对本实用新型的用于光子相关纳米粒度仪的数字相关器作以 下详细地说明。如附图1所示，本实用新型通过相关运算模式选择端设置相关运算模式(即自相 关运算或互相关运算)，如果选择自相关运算模式，则光子脉冲1只输入FPGA中的光子计 数�？镮，光子计数�？镮在预先设置的采样时间间隔内将光子脉冲进行计数，并将计数结 果传输至相关运算�？�4，然后相关运算模块4按照设定的延迟通道依次进行乘法、累加运 算，完成自相关运算，最后将自相关运算结果通过USB通讯�？�5传输至计算机7，完成自 相关运算的整个计算过程。若要更换采样时间，则先通过计算机串口通讯�？�8发送相应 命令至同步复位�？�6，将参与自相关运算的各个�？榻懈次磺辶悖傺≡癫煌牟裳奔渲匦驴甲韵喙卦怂悖蝗绻≡窕ハ喙卦怂隳Ｊ剑蚪庾勇龀�1和光子脉冲2分别输 入至光子计数�？镮和光子计数�？镮I，两个计数模块在预先设置的采样时间间隔内将各 自的脉冲信号进行计数，并将两路计数结果传输至相关运算�？�4，然后相关运算�？�4按 照设定的延迟通道依次进行乘法、累加运算，完成互相关运算，最后将互相关运算结果通过 USB接口�？�5传输至计算机7，完成互相关运算的整个计算过程，若要更换采样时间，则先 通过计算机串口通讯�？�8发送相应命令至同步复位模块6，将参与互相关运算的各个模 块进行复位清零，再选择不同的采样时间重新开始互相关运算。如附图2所示，本实用新型的用于光子相关纳米粒度仪的数字相关器，由固化 在FPGA中的采样时间设置�？�(Set_SampleTime) 1、光子计数�？镮 (PulseCounterI) 2、 光子计数�？镮I (PulseCounterII) 3、相关运算�？�(Correlator) 4、USB通讯�？� (USB_Transmiter) 5和同步复位模块(SynchronReset) 6等几个模块组成，包括相关 模式选择端(C0rrM0de_Select)、X光子脉冲输入端(PulseInput_X)、Y光子脉冲输入 端(PulseInput_Y)、系统时钟输入端(SystemClk_50M)、USB 接收端(RXD_USB)、串 口接 收端(RXD_C0M)等6个输入端以及相关运算模式显示端(C0rrM0de_Sh0W)、USB发送 端(TXD_USB)、发送指示端(TransmitShow)等3个输出端。50MHz外部时钟从系统时钟 输入端(SyStemClk_50M)连接分别至采样时间设置模块(Set SampleTime)的输入端 SystemClk_50M、同步复位�？�(SynchronReset)的输入端 SystemClk_50M 和 USB 通讯模 块(USB_Communicator)的输入端SystemClk_50M，作为这三个�？榈墓ぷ魇敝樱裳奔� 设置�？榻淙胧敝咏蟹制挡⑸柚孟嘤Φ牟裳奔洌ü齋AMPLEjIME输出端连 接至光子计数�？镮 (PulseCounterI) 2和光子计数�？镮I (PulseCounterII) 3的采样时 间输入端(SAMPLE_CLK)，作为光子计数�？榈牟裳奔洌还庾勇龀�1和光子脉冲2分别 从X光子脉冲输入端PulseInput_X和Y光子脉冲输入端PulseInput_Y对应地输入至光 子计数�？镮 (PulseCounterI) 2和光子计数�？镮I (PulseCounterII) 3，光子计数�？� I (PulseCounterI) 2和光子计数�？镮I (PulseCounterII) 3分别将光子脉冲1和光子脉冲 2在采样时间内进行计数，将计数结果从C0UNT_RESULT[7. . 0]端输出并连接至相关运算 �？� Correlator 的 C0RR_INPUT_X[7. . 0]输入端和 C0RR_INPUT_Y[7. . 0]输入端，将其数 据进行自相关或互相关运算，通过C0RR_0UTPUT[6911..0]端输出将运算结果输出并连接 至USB通讯�？閁SB_Communicator的输入端C0RR_DATA[6911. . 0]，经过处理后通过USB_ TXD输出端将运算结果传输至计算机；USB接收输入端RXD_USB连接至USB通讯�？閁SB_ Communicator的输入端USB_RXD，将从计算机发出的数据传输至USB通讯�？椋萃ㄑ� 协议生成相应的命令，而后从TIME_C0NTR0L[7. . 0]端输出并通过SampleTime_Control连 接至采样时间设置�？镾etSampleTime的输入端SELECT_C0NTR0L[7. . 0]，用于控制采样 时间的选择设置；串口接收端RXD_C0M连接至同步复位�？镾ynchronReset的输入端RXD_ COM、将计算机发出的控制命令传输至同步复位�？槔雌舳次恍藕挪⒋覴ESET_ENABLE端 输出，连接至光子计数�？镮(PulseCounterI)和光子计数�？镮I (PulseCounterII)、相 关运算�？镃orrelator和USB通讯�？閁SB_C0mmunicat0r等4个模块的的复位输入端 RESET,实现这4个�？榈母次磺辶恪Ｈ绺酵�3所示，采样时间设置�？�1由多个采样时间发生�？镾ampleTime和选 择器Seletor�？樽槌桑ㄏ低呈敝邮淙攵薙YS_CLK_50M、复位端RESET和采样时间选择
8控制端SELECT_C0UNTER[7. . 0]等3个输入端和采样时间输出端SAMPLE_TIME。其中，采样 时间发生�？橛糜诓煌芷诘牟裳敝樱裳奔溲≡窨刂贫薙ELECT_C0UNTER[7. . 0] 的控制下设置并输出相应的采样时间。如附图4所示，光子计数�？�12、光子计数�？�113实现对输入的光子脉冲 信号在设置的采样时间内进行计数的功能，该�？橛煞制灯鱂requency—Divider、计数 器Counterl和Counted以及数据输出接口�？镈ata_0utput组成，包括采样时间输入 端SAMPLE_CLK、光子脉冲输入端PULSE_INPUT、复位端RESET和计数结果输出端(C0UNT_ RESULT)。当光子脉冲输入后，两个计数器在采样时间内交替运行对光子脉冲进行计数并输 出，实现光子脉冲的无间隙计数。如附图5所示，相关运算�？�4实现自相关运算和互相关运算，该�？橛上喙� 模式选择器Corr_Mode_Se lector, DFF触发器DFF_8、乘法器Mul t ip 1 i cat ion和累加器 Accumulate_Adder组成，包括相关运算模式选择控制端C0RR_SELECT、原始数据X通道输入 端C0RR_INPUT_X[7. . 0]、原始数据X通道输入端C0RR_INPUT_Y[7. . 0]、时钟输入端C0RR_ CLOCK和复位端RESET等5个输入端以及相关运算模式显示端C0RR_M0DE_SH0W和若干个 相关数据输出端C0RRn_0UTPUT[47. . 0]。当两路原始数据C0RR_INPUT_X[7. . 0]和C0RR_ INPUT_Y[7. . 0]输入后，根据所选择的相关运算模式进行对应的相关运算，并将运算结果输 出ο如附图6所示，USB通讯�？�5实现数字相关器与计算机之间的双向通讯，既可将 相关运算结果传输至计算机由可通过计算机设置数字相关器的采样时间。该�？橛刹ㄌ芈� 时钟发生器 BaudRate Generator、USB 接收器 USB_Receiver、USB 发送器 USB_Transmiter 和发送使能控制�？門ransmit_EnabIe等4个�？樽槌桑║SB接收端USB_RXD、系统时 钟输入端SYS_CL0CK_50M、复位端RESET和数据输入端C0RR_DATA[6911. . 0]等4个输入端 以及时间控制端TIME_C0NTR0L[7. . 0]、USB发送端USB_TXD和发送显示端USB_TXD_SH0W等 3个输出端。当从USB接收端USB_RXD接收到计算机发出的数据后，生成相对应的采样时间 控制命令并启动数据发送使能信号，将输入数据C0RR_DATA[6911. . 0]发送至计算机，实现 数字相关器与计算机之间的通讯。如附图7所示，同步复位模块6实现通过计算机COM对数字相关器进行复位清零 的控制。该�？橛刹ㄌ芈适敝臃⑸鰾audRate_Generator、串口接收�？镃0M_Receiver、 串口接收自动复位控制�？镃0M_AutoReset和和同步复位控制�？镽esetControl等4个 �？樽槌桑ㄏ低呈敝邮淙攵薙YS_CLK_50M和串口接收端RXD_C0M两个输入端和复位使 能信号输出端RESET_ENABLE。当串口接收端RXD_C0M通过串口接收到计算机发出的命令 后，启动复位使能信号并从RESET_ENABLE端口输出，用于控制数字相关器各个模块的复位 清零。如附图8所示，光子计数值X在移位时钟的驱动下，依次转移至移位寄存器的各个 单元，每移位一次，乘法器和累加器工作一次，如此反复移位，便可进行自相关运算。互相关运算原理第一通道G(1) = X1J^X2J3+- +Xn-I^YN ；第一通道G(1) = X1Js+X2J4+- +XN-2*YN ；第一通道G(1) = X1J4+^+- +XN-3*YN ；[0066]第一通道G(1) = X1J5+^+- +XN-4*YN ；如附图9所示，两路光子计数值X和Y在移位时钟的驱动下，依次转移至两个移位 寄存器的各个单元，且X和Y分别作为乘法器的被乘数和乘数，移位寄存器每转移一次，乘 法器和加法器工作一次，如此反复移位，便可进行互相关运算。
权利要求1.用于光子相关纳米粒度仪的数字相关器，其特征在于，包括一个固化在FPGA芯片内的采样时间设置�？椋恢辽倭礁龉袒贔PGA芯片内的光子计数模块；一个固化在FPGA芯片内的相关运算�？椋灰桓龉袒贔PGA芯片内的USB通讯�？椋簧鲜龉庾蛹剖？榫氩裳奔渖柚媚？橄嗔樱庾蛹剖？橛钟胂喙卦怂隳？榈� 信号输入端相连接，相关运算�？榈男藕攀涑龆擞險SB通讯�？橄嗔�。
2.根据权利要求1所述的用于光子相关纳米粒度仪的数字相关器，其特征在于，上述 FPGA芯片中还固化有同步复位�？椋礁次荒？橛牍庾蛹剖？�、相关运算�？楹蚒SB 通讯�？橄嗔�。
3.根据权利要求1或2所述的用于光子相关纳米粒度仪的数字相关器，其特征在于，采 样时间设置�？榘ǘ喔霾裳奔渖赡？楹鸵桓鲅≡衿鳎鞲霾裳奔渖柚媚？榈氖涑� 端都与选择器的输入端相连接，选择器的控制端与USB通讯�？榈氖涑龆讼嗔樱菘� 制端实现采样时间的选择。
4.根据权利要求1或2所述的用于光子相关纳米粒度仪的数字相关器，其特征在于，光 子计数模块包括分频器、两个计数器和数据输出�？椋诜制灯鞯氖涑鐾庇肓礁黾剖骱� 数据输出模块相连接，两个计数器的计数结果输出端与数据输出�？榈氖淙攵讼嗔樱诜� 频时钟的驱动下两个计数器交替运行，实现对光子脉冲的无缝隙计数并将计数结果输出。
5.根据权利要求1或2所述的用于光子相关纳米粒度仪的数字相关器，其特征在于，相 关运算�？榘ǘ喔鯠FF触发器、乘法器、累加器和运算模式选择�？椋鞲鯠FF触发器级 联构成两个同步进行的移位寄存器，在进行数据移位的同时将当前数据输出并分别连接至 相对应的乘法器被乘数输入端，即前一个DFF触发器的输出端与后一个DFF触发器的输入 端相连接的同时与各个乘法器的被乘数输入端相连接，而移位寄存器移位至最后输出的数 据与运算模式选择�？榈氖淙攵讼嗔樱菅≡衲Ｊ娇刂菩藕叛∪∑渲幸桓鲆莆患拇嫫� 的输出结果，同时与各个乘法器的乘数输入端相连接进行乘法运算，乘法器的输出端与累 加器输入端相连接，将乘法器输出结果进行累加运算，最终完成相对应的相关运算。
6.根据权利要求1或2所述的用于光子相关纳米粒度仪的数字相关器，其特征在于， USB通讯�？榘úㄌ芈适敝臃⑸鳌SB接收�？�、发送使能模块和USB发送�？椋ㄌ芈� 时钟发生�？槭涑龆送庇險SB接收模块和USB发送�？榈慕邮斩讼嗔樱琔SB接收模块 的输出端与发送使能�？榈氖淙攵讼嗔樱⑺褪鼓苣？榈氖涑龆擞險SB发送�？榈氖淙� 端相连接，在波特率时钟的驱动下实现数字相关器与计算机USB接口之间的通讯，既能通 过计算机控制数字相关器，又能将相关运算结果传输至计算机。
7.根据权利要求6所述的用于光子相关纳米粒度仪的数字相关器，其特征在于，USB通 讯模块还设置有传输状态指示灯，外接发光二极管可实时显示数据传输状态。
8.根据权利要求1或2所述的用于光子相关纳米粒度仪的数字相关器，其特征在于，同 步复位�？榘úㄌ芈适敝臃⑸鳌⒆远次豢刂破�、串口接收模块和复位控制器，波特率 时钟发生器的输出端同时与自动复位�？楹痛诮邮漳？榈氖淙攵讼嗔樱诮邮漳？� 的输出端与复位控制器的输入端相连接，在波特率时钟的驱动下，实现通过计算机串行通 讯接口对数字相关器内各个�？榻懈次磺辶憧刂�。
专利摘要本实用新型提供一种用于光子相关纳米粒度仪的数字相关器，是一种基于动态光散射原理测试纳米及亚微米颗粒粒度测试技术中用于获取散射光信号自相关函数和互相关函数的数字相关器，其结构包括固化在FPGA中的采样时间设置�？�、光子计数�？�、相关运算模块、USB通讯�？楹屯礁次荒？椋鲜龉庾蛹剖？榫氩裳奔渖柚媚？橄嗔樱庾蛹剖？橛钟胂喙卦怂隳？榈男藕攀淙攵讼嗔樱喙卦怂隳？榈男藕攀涑龆擞險SB通讯�？橄嗔樱礁次荒？橛牍庾蛹剖？�、相关运算�？楹蚒SB通讯�？橄嗔�。本实用新型实现了光子脉冲计数、自相关运算、互相关运算以及与计算机通讯的功能，具有采样速度快、延迟时间范围广、相关通道多的特点，完全满足纳米颗粒粒度测试中获取高速变化的动态散射光信号的自相关函数和互相关函数的高难度需求。
文档编号G01N15/02GK201876405SQ20102059353
公开日2011年6月22日 申请日期2010年11月5日 优先权日2010年11月5日
发明者任中京, 陈栋章 申请人:济南微纳颗粒仪器股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
