专利名称：信号监控装置及方法
技术领域：
本发明涉及电路领域，具体地，涉及对电路中的硬件信号进行监控的装置和方法。
背景技术：
当前的电路设计越来越复杂，所涉及的部件以及部件之间的信号连接也越来越多。对电路中的某些关键信号予以监控以便发现问题并定位问题所在，对于电路的运行而
言具有重要意义。当前，并不存在对于电路中的关键信号进行在线监控和/或跟踪的技术。通常，在电路出现异常时，硬件工程师会在实验室或现场搭建一个相同的系统，并使用示波器或逻辑分析仪等电路分析设备来对信号特别是关键信号进行检查。附图1中示出了这种常规测试方案的简化示意图。图1中示出了电路中两个部件 101、102，它们之间通过信号连接103彼此相互连接。为了进行信号检查，例如使用探针104 将该信号引出到示波器105中，通过观察引出信号的波形，来判断信号连接103上的信号是否正常。这样，逐一对电路中各部件之间的信号连接进行这种检查以便找到出现问题的信号连接，工作量相当大。但是，对于当前的电路而言，其中的信号数目如此之多，以至于对于很多硬件设计而言难以进行这种测试。而且，通常在出现异常之后进行测试，但是这种异常的发生常常都是不可预期的，因而造成极大的不便。因此，需要一种能够对电路特别是其中的关键信号进行实时在线监控/跟踪的技术。
发明内容
鉴于现有技术中的上述问题，做出了本发明。本发明的主要目的在于提供一种信号监控装置和方法，能够对电路中的信号特别是关键信号进行实时在线监控/跟踪。根据本发明的一方面，提供了一种信号监控装置，包括监控�？椋邮帐淙胧涑� (IO)驱动�？榈氖淙氩嘈藕偶吹谝恍藕牛约癐O驱动�？榈氖涑霾嘈藕偶吹诙藕牛莸谝恍藕藕偷诙藕胖涫欠袷抵噬舷嗤瓷膳卸闲藕牛渲校琁O驱动�？橛糜诮醋缘谝徊考涑龆说男藕攀涑鲋恋诙考氖淙攵耍约芭卸闲藕胖甘镜谝徊考恋诙考男藕糯涫欠翊τ谡Ｗ纯�。优选地，IO驱动�？榭梢园ǖ谝幻抛爸茫涫淙攵肆又恋谝徊考氖涑龆私邮盏谝恍藕牛涑龆肆又恋诙考氖淙攵耍玫谝幻抛爸么涞谝恍藕牛灰约暗诙抛爸茫涫淙攵肆又恋谝幻抛爸玫氖涑龆耍⒃谄涫涑龆颂峁┑诙藕�。该IO驱动�？榭梢越岷显诘谝徊考小；蛘撸肐O驱动�？榭梢允窃诘谝徊考饬硗馓峁┑�。优选地，监控模块可以根据第一信号与第二信号的波形是否实质上相同，来生成判断信号。因此，监控�？榭梢园úㄐ伪冉献爸茫糜诙缘谝恍藕藕偷诙藕诺牟ㄐ谓�
4行比较；以及判断信号生成装置，根据波形比较装置的比较结果，即，第一信号和第二信号的波形是否实质上相同，来生成判断信号。这种波形比较装置可以基于双向计数器来实现。例如，该双向计数器复位后可以具有缺省计数值，可以响应于第一信号的信号触发沿(例如，上升沿)而沿第一方向(例如，“ + ”方向)计数，且响应于第二信号的延迟版本的信号触发沿(例如，上升沿)而沿与第一方向相反的第二方向(例如，“_”方向)计数，其中将第二信号延迟第一延时得到第二信号的延迟版本。在这种情况下，判断信号生成装置可以包括第一支路，在第一信号的信号触发沿之后经过第二延时，对双向计数器的计数值进行采样，并判断该计数值是否为缺省计数值， 其中第二延时大于第一延时；第二支路，在第二信号的延迟版本的信号触发沿之后经过第三延时，对双向计数器的计数值进行采样，并判断该计数值是否为缺省计数值；以及判断信号输出部分，在第一支路和第二支路的判断结果均为肯定的情况下，输出指示正常状况的判断信号，而在第一支路和第二支路的判断结果中至少之一为否定的情况下，输出指示不处于正常状况的判断信号。可以将第一信号的反相版本作为第一支路中对计数值进行采样的时钟，且可以将第二信号的延迟版本的反相版本作为第二支路中对计数值进行采样的时钟。此时，第二延时可以对应于第一信号中的信号触发沿与第一信号反相版本中相邻的信号触发沿之间的时间间隔，第三延时可以对应于第二信号延迟版本中的信号触发沿与第二信号延迟版本的反相版本中相邻的信号触发沿之间的时间间隔。上述配置例如可以通过以下电路结构来实现。该第一支路可以包括第一采样和锁定部分，以第一信号的反相版本为时钟，对双向计数器的计数值进行采样，并在输出端保持该计数值；比较部分，将第一采样和锁定部分输出端上的计数值与缺省计数值相比较； 以及第二采样和锁定部分，对比较部分的比较输出进行采样，并在输出端保持该比较输出。 该第二支路可以包括第一采样和锁定部分，以第二信号延迟版本的反相版本为时钟，对双向计数器的计数值进行采样，并在输出端保持该计数值；比较部分，将第一采样和锁定部分输出端上的计数值与缺省计数值相比较；以及第二采样和锁定部分，对比较部分的比较输出进行采样，并在输出端保持该比较输出。优选地，监控�？榛箍梢园ㄊ鼓懿糠郑糜谠诮邮盏礁次恍藕胖笫鼓芗嗫啬？椋⒃谂卸闲藕胖甘静淮τ谡Ｗ纯鍪笔辜嗫啬？榻胧涑霰３肿刺�。优选地，根据本发明的信号监控装置可以应用于电路组件中的现场可编程门阵列 (FPGA)和/或电可编程逻辑器件(EPLD)中。优选地，IO驱动�？榛箍梢园ㄊ鼓芏耍邮沼美词鼓艿谝幻抛爸玫氖鼓苄藕�。根据本发明的另一方面，提供了一种信号监控方法，包括获取输入输出IO驱动�？榈氖淙氩嘈藕偶吹谝恍藕牛约癐O驱动�？榈氖涑霾嘈藕偶吹诙藕牛灰约案莸谝恍藕藕偷诙藕胖涫欠袷抵噬舷嗤膳卸闲藕�。其中，IO驱动�？橛糜诮谝徊考氖涑鲂藕攀涑鲋恋诙考氖淙搿Ｅ卸闲藕胖甘镜谝徊考恋诙考男藕糯涫欠翊τ谡Ｗ纯�。优选地，可以根据第一信号与第一信号的波形是否实质上相同，来生成判断信号。根据上述方案，可以对电路进行实时在线监控。此外，可以根据监控结果，在出现异常时对电路进行如复位操作。而且，由于这种监控是针对具体部件之间的信号连接进行的，因此可以根据监控结果知道出现异常的信号连接所在位置及出现异常的时间，并可以记录这些信息，以供硬件工程师参考以便改进电路设计的稳定性和可靠性。
本发明的上述以及其他目的、特征和优点，将通过阅读如下结合附图的详细说明而更为清楚，附图中图1示出了常规硬件信号测试方案的简化示意图；图2示出了根据本发明实施例的部件间连接示意图；图3示出了 IO驱动�？榈囊桓鼍咛迨纠煌�4示出了监控�？榈囊桓鼍咛迨纠煌�5中示出了图4所示监控�？樵诠ぷ魇钡氖毙蛲迹灰约巴�6示出了在FPGA上实现根据本发明实施例的信号监控装置时所测到的信号实际脉冲波形。
具体实施例方式以下，将参照附图描述本发明的具体实施例。这里需要指出的是，这里提供的说明以及附图仅在于说明本发明的目的，而不是要限制本发明。图2示出了根据本发明实施例的部件间连接示意图。如图2所示，第一部件210 通过一输入输出(IO)驱动�？�201向第二部件220输出信号。该IO驱动�？�201或者结合在第一部件中(如图2中虚线所示)，或者另外连接到第一部件的外部，以便充当第一部件的输出级。即，第一部件210的输出信号通过IO驱动�？�201，然后再经过第一部件210 和第二部件220之间的信号连接，输出到第二部件220。从而，在该IO驱动�？�201的输入端呈现的是第一�？�210的输出信号(下文称作第一信号)，而在该IO驱动�？�201的输出端呈现的则是第二�？�220的输入信号(下文称作第二信号)。原理上，第一信号应当与第二信号相同。但是，如果第一部件210与第二部件220 之间的信号连接并非处于理想状况，例如存在噪声或干扰，则第二信号可能受到影响，从而不同于第一信号。因此，可以通过比较第一和第二信号是否实质上相同来对第一部件与第二部件之间的信号连接进行监控若这两者相同，则信号连接正常；否则，信号连接不正
堂
巾ο为此，根据本发明，提供了一监控�？�202，用来监控该IO驱动模块201前、后的信号(即，第一信号、第二信号)，并因此监控电路(具体地，第一部件与第二部件之间的信号连接)。如上所述，该监控�？�202可以通过比较第一信号与第二信号是否实质上相同来进行监控，并可以生成指示监控结果的判断信号203。这里需要指出的是，对于很多电路，特别是�？榛杓频牡缏罚蟛糠植考即欣嗨苹蛳嗤δ艿氖涑黾叮员愀鞑考淠芄蝗菀椎叵嗷チ�。也就是说，上述的这种IO 驱动�？樵谕ǔＧ榭鱿驴赡芤丫谥谱鞯谝徊考卑谄渲校比灰部梢允窃诘谝徊考谱魍瓿珊笪迪直痉⒚鞫硗馓砑拥�。根据图2也可以清楚地看出，对于本身带有IO驱动�？榈牡缏凡考裕迪�
6本发明，只需要简单地针对该IO驱动�？樘砑右患嗫啬？�(如图2中所示的监控模块202) 即可，而不用改变电路的其他结构。因此，本发明的实施是相对简单的。图3示出了 IO驱动�？�201的一个具体示例。如图3所示，IO驱动�？�201可以包括互相连接的输出门2011和输入门2012。该IO驱动�？槌涞钡谝徊考�210的输出级， 并连接至部件220。具体地，输出门2011的输入端连接至部件210(第一部件)的输出，用于将来自第一部件的输出(信号A，第一信号)传输至输出门2011的输出端(信号BB，第二信号)，并进而输出至部件220 (第二部件)。在此，另外提供了输入门2012用于将输出门2011的输出端上的信号(第二信号)传输至输入门2012的输出端(信号B)。在该示例中，通过输入、输出门，以一种简单的配置实现了上述IO驱动模块。本领域技术人员也可以设想其他实施方式来实现这种实现信号传输而不会影响信号性能的IO 驱动模块。在该配置中，由于输入门2012的传输作用，信号B与信号BB总是保持相同，即信号B是信号BB (第二信号)的复制版本(为方便起见，以下也称作第二信号)。另一方面， 如上所述，理想情况下，由于输出门的传输作用，信号A与信号BB应当也是一样的。但是由于部件之间的信号连接上可能存在的噪声、干扰等因素，信号BB(从而信号B)可能不同于信号A。因此，可以根据信号A、B之间的异同，来判断部件210和220之间的信号连接当信号A和B相同时，该信号连接正常；而当信号A和B不同时，该信号连接存在问题，例如噪声、干扰等。可选地，可以为输出门2011提供输出使能信号，以便对第一部件和第二部件之间的信号传输进行使能/禁用。监控�？�202对于第一信号和第二信号的比较，例如可以基于它们之间波形的比较。若它们的波形实质上相同，则这两个信号当然相同。因此，根据本发明的一个实施例， 监控�？榭梢园úㄐ伪冉献爸茫美炊缘谝恍藕藕偷诙藕诺牟ㄐ谓斜冉�。另外，监控�？榛箍梢园ㄅ卸闲藕派勺爸茫员愀莶ㄐ伪冉献爸玫谋冉辖峁芍甘镜谝恍藕藕偷诙藕攀欠裣嗤呐卸闲藕�。进一步，电路可以根据判断信号做出相应的响应，例如响应于指示第一信号和第二信号不同的判断信号，可以复位。特别是在数字电路领域，信号波形可以是一系列脉冲串(例如，“1/0”序列)。通常，噪声、干扰等因素不会影响脉冲串中脉冲的形状因子(因为，通常在数字电路中只检测 “ 1/0”的有无，而不检测具体的脉冲形状)，而只会造成脉冲的缺失或多出(例如，原本为 “1”的脉冲由于噪声而被检测为“0”，即，脉冲缺失；或者，原本为“0”的脉冲由于噪声而被检测为“1”，即，脉冲多出)。因此，在这种情况下，上述波形的比较可以简化为例如脉冲沿 (上升沿、下降沿)的比较。这是因为此时对于两个信号而言，具备相同的脉冲沿意味着出现相同的脉冲，从而这两个信号(波形)相同。根据本发明的一个实施例，可以通过一个双向计数器来实现这种基于脉冲沿的波形比较装置。该双向计数器可以沿两个方向(+/_方向)来计数。例如，该双向计数器在启动后可以具有缺省值。此外，该双向计数器可以响应于第一信号的信号沿(例如，上升沿) 而沿一个方向(例如，“ + ”方向)来计数，并响应于第二信号的信号沿(例如，上升沿)而沿另一方向(例如，“_”方向)来计数。在此，为了比较第一信号和第二信号，将第二信号延迟一定的时间(第一延时)。从而，在第一信号和第二信号相同的情况下(即，第一部件与第二部件之间信号连接正常的情况下)，双向计数器将响应于第一信号而例如计数加1 ； 在第一延时之后，响应于第二信号而例如计数减1。这样，在理想情况下，双向计数器的计数值将保持不变，始终为启动后的缺省值。在此需要指出的是，触发双向计数器的信号沿不限于上升沿，也可以是下降沿。以下，将对相关装置触发的信号沿一般地称作“触发沿”。而若是存在噪声、干扰等因素导致第一信号和第二信号不同，那么双向计数器的计数值将偏离缺省值。具体地，例如当第一信号为“1”而第二信号由于噪声成为“0”时，那么双向计数器的计数值将变为(缺省值+1)，因为检测到了第一信号的触发沿而在第一延时之后检测不到第二信号的触发沿；另一方面，例如当第一信号为“0”而第二信号由于噪声成为“1”时，那么双向计数器的计数值将变为(缺省值-1)，因为没有检测到第一信号的触发沿而检测到了第二信号的触发沿。在这种情况下，判断信号生成装置可以根据双向计数器的计数值来得到相应的判断结果。根据本发明的一个实施例，这种判断信号生成装置可以如下来实现。该判断信号生成装置可以包括分别针对第一信号和第二信号的两个支路。具体地，其中第一支路在第一信号的触发沿之后经过一定时间(第二延时，大于第一延时)来获取双向计数器的计数值，并判断其是否为缺省值；第二支路在被延迟了第一延时的第二信号的触发沿之后经过一定时间(第三延时)来获取双向计数器的计数值，并判断其是否为缺省值。在正常情况下，第一信号与第二信号相同。如上所述，在延迟了第一延时的第二信号的触发沿之后，双向计数器的计数值将返回缺省值。由于第二延迟大于第一延时，因此在第一信号的触发沿之后经过第二延时后，双向计数器的计数值已经返回缺省值，从而第一支路获取到的计数值为缺省值。此外，在延迟了第一延时的第二信号的触发沿之后，双向计数器的计数值已经返回缺省值，从而第二支路获取到的计数值也为缺省值。即，在正常情况下，第一支路和第二支路获取的计数值均为缺省值。而在异常情况下，则并非如此，具体分析如下。例如，当第一信号为“1”而第二信号由于噪声成为“0”时，如上所述，此时双向计数器的计数值将变为(缺省值+1)。此时，第一支路获取的双向计数器的计数值因此也为 (缺省值+1)；而第二支路并无动作，因为第二支路在被延迟了第一延时的第二信号的触发沿之后经过第三延时后动作，而此时不存在第二信号(“0”)的触发沿。另外，例如，当第一信号为“0”而第二信号由于噪声成为“1”时如上所述，此时双向计数器的计数值将变为(缺省值-1)。此时，第二支路获取的双向计数器的计数值因此也为(缺省值-1)；而第一支路并无动作，因为第一支路在第一信号的触发沿之后经过第二延时后动作，而此时不存在第一信号(“0”)的触发沿。因此，只要第一支路和第二支路中有一个支路获取到的计数值不是缺省值，就可以输出指示不处于正常状况的判断信号。图4示出了监控�？榈囊桓鼍咛迨纠�。如图4所示，该监控�？榘ㄋ蚣剖� 401 (波形比较装置)。该双向计数器401的输入端ckO接收信号A (第一信号)，输入端ckl 经由一延迟缓冲器409接收信号B (第二信号BB的复制版本，以下也称作第二信号；延迟后的信号在图中示出为ΙΛ)，其中延迟缓冲器409所引入的延时对应于上述第一延时。另外，该双向计数器401的复位端rst接收电路中的复位信号Reset。双向计数器401的计数值在输出端Q输出(输出信号在图中示出为Q0)。该双向计数器401还包括一使能端en。该双向计数器401的动作如下表1所示。表 1
另外，如图4所示，上述的第一支路包括采样和锁定部分402、比较器404以及采样和锁定部分406 ；类似地，上述的第二支路包括采样和锁定部分403、比较器405以及采样和锁定部分407。优选地，这两个支路的结构相同，即采样和锁定部分402与采样和锁定部分 403相同，比较器404与比较器405相同，且采样和锁定部分406与采样和锁定部分407相同。对于第一支路，采样和锁定部分402的数据输入端D连接至双向计数器401的输出端Q，时钟输入端ck连接至信号A (第一信号)的反相信号aO。信号A的反相信号aO可以通过反相器(非门)413获得。采样和锁定部分402的复位端rst同样接收复位信号Reset。 采样和锁定部分402的输出端Q(输出信号在图中被示出为Ql)连接至比较器404的输入端D。比较器404的输出端(输出信号在图中被示出为qela)连接至采样和锁定部分406 的数据输入端d。采样和锁定部分406的时钟输入端ck经由延迟缓冲器410接收aO (延迟后的信号被示出为al)。采样和锁定部分406的复位端rst同样接收复位信号Reset。采样和锁定部分406的输出端q输出信号abb。对于第二支路，采样和锁定部分403的数据输入端D连接至双向计数器401的输出端Q，时钟输入端ck连接至信号ΙΛ的反相信号b0。信号ΙΛ的反相信号b0可以通过反相器(非门)411获得。采样和锁定部分403的复位端rst同样接收复位信号Reset。采样和锁定部分403的输出端Q(输出信号在图中被示出为(^)连接至比较器405的输入端D。 比较器405的输出端(输出信号在图中被示出为qelb)连接至采样和锁定部分407的数据输入端d。采样和锁定部分407的时钟输入端ck经由延迟缓冲器412接收b0 (延迟后的信号被示出为bl)。采样和锁定部分407的复位端rst同样接收复位信号Reset。采样和锁定部分407的输出端q输出信号alb。其中，采样和锁定部分402/采样和锁定部分403的动作如下表2所示。表2
9
权利要求
1.一种信号监控装置，包括监控�？椋邮帐淙胧涑鯥O驱动�？榈氖淙氩嘈藕偶吹谝恍藕牛约癐O驱动�？榈氖涑霾嘈藕偶吹诙藕牛莸谝恍藕藕偷诙藕胖涫欠袷抵噬舷嗤瓷膳卸闲藕牛� 其中，IO驱动�？橛糜诮醋缘谝徊考涑龆说男藕攀涑鲋恋诙考氖淙攵耍约芭卸闲藕胖甘镜谝徊考恋诙考男藕糯涫欠翊τ谡Ｗ纯�。
2.根据权利要求1所述的信号监控装置，其中，IO驱动�？榘ǖ谝幻抛爸茫涫淙攵肆又恋谝徊考氖涑龆私邮盏谝恍藕牛涑龆肆又恋诙考氖淙攵耍玫谝幻抛爸么涞谝恍藕牛灰约暗诙抛爸茫涫淙攵肆又恋谝幻抛爸玫氖涑龆耍⒃谄涫涑龆颂峁┑诙藕�。
3.根据权利要求1所述的信号监控装置，其中，该IO驱动�？榻岷显诘谝徊考校蛘呱柚迷诘谝徊考�。
4.根据权利要求1所述的信号监控装置，其中，所述监控�？楦莸谝恍藕庞氲诙藕诺牟ㄐ问欠袷抵噬舷嗤瓷膳卸闲藕�。
5.根据权利要求4所述的信号监控装置，其中，所述监控模块包括 波形比较装置，用于对第一信号和第二信号的波形进行比较；以及判断信号生成装置，根据波形比较装置的比较结果，生成判断信号。
6.根据权利要求5所述的信号监控装置，其中，波形比较装置包括双向计数器，复位后具有缺省计数值，响应于第一信号的信号触发沿而沿第一方向计数，且响应于第二信号的延迟版本的信号触发沿而沿与第一方向相反的第二方向计数，其中将第二信号延迟第一延时得到第二信号的该延迟版本。
7.根据权利要求6所述的信号监控装置，其中，判断信号生成装置包括第一支路，在第一信号的所述信号触发沿之后经过第二延时，对双向计数器的计数值进行采样，并判断该计数值是否为所述缺省计数值，其中第二延时大于第一延时；第二支路，在第二信号的延迟版本的所述信号触发沿之后经过第三延时，对双向计数器的计数值进行采样，并判断该计数值是否为所述缺省计数值；以及判断信号输出部分，在第一支路和第二支路的判断结果均为肯定的情况下，输出指示正常状况的判断信号，而在第一支路和第二支路的判断结果中至少之一为否定的情况下， 输出指示不处于正常状况的判断信号。
8.根据权利要求7所述的信号监控装置，其中，将第一信号的反相版本作为第一支路中对计数值进行采样的时钟；以及将第二信号的延迟版本的反相版本作为第二支路中对计数值进行采样的时钟， 其中，第二延时对应于第一信号中的信号触发沿与第一信号反相版本中相邻的信号触发沿之间的时间间隔，第三延时对应于第二信号延迟版本中的信号触发沿与第二信号延迟版本的反相版本中相邻的信号触发沿之间的时间间隔。
9.根据权利要求8所述的信号监控装置，其中， 所述第一支路包括第一采样和锁定部分，以第一信号的反相版本为时钟，对双向计数器的计数值进行采样，并在输出端保持该计数值；比较部分，将第一采样和锁定部分输出端上的计数值与缺省计数值相比较；以及第二采样和锁定部分，对比较部分的比较输出进行采样，并在输出端保持该比较输出， 所述第二支路包括第一采样和锁定部分，以第二信号延迟版本的反相版本为时钟，对双向计数器的计数值进行采样，并在输出端保持该计数值；比较部分，将第一采样和锁定部分输出端上的计数值与缺省计数值相比较；以及第二采样和锁定部分，对比较部分的比较输出进行采样，并在输出端保持该比较输出。
10.根据权利要求5所述的信号监控装置，其中，所述监控�？榛拱ㄊ鼓懿糠郑糜谠诮邮盏礁次恍藕胖笫鼓芗嗫啬？椋⒃谂卸闲藕胖甘静淮τ谡Ｗ纯鍪笔辜嗫啬？榻胧涑霰３肿刺�。
11.一种信号监控方法，包括获取输入输出IO驱动�？榈氖淙氩嘈藕偶吹谝恍藕牛约癐O驱动�？榈氖涑霾嘈藕偶吹诙藕牛灰约案莸谝恍藕藕偷诙藕胖涫欠袷抵噬舷嗤膳卸闲藕牛渲校琁O驱动模块用于将第一部件的输出信号输出至第二部件的输入，以及判断信号指示第一部件至第二部件的信号传输是否处于正常状况。
12.根据权利要求11所述的信号监控方法，其中，根据第一信号与第一信号的波形是否实质上相同，来生成判断信号。
全文摘要
本发明申请公开了一种信号监控装置和方法。该信号监控装置包括监控�？椋邮帐淙胧涑�(IO)驱动�？榈氖淙氩嘈藕偶吹谝恍藕牛约癐O驱动�？榈氖涑霾嘈藕偶吹诙藕牛莸谝恍藕藕偷诙藕胖涫欠袷抵噬舷嗤瓷膳卸闲藕�。IO驱动�？橛糜诮醋缘谝徊考涑龆说男藕攀涑鲋恋诙考氖淙攵�。判断信号指示第一部件至第二部件的信号传输是否处于正常状况。根据本发明，以一种简单的电路配置，实现了硬件信号的实时在线监控。
文档编号G01R31/317GK102385032SQ20101026741
公开日2012年3月21日 申请日期2010年8月25日 优先权日2010年8月25日
发明者何虎刚, 周代彬 申请人:上海贝尔股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
