亚星游戏官网-www.yaxin868.com

专利名称：半导体器件及其测试方法
技术领域：
本发明涉及具有多个输入/输出焊盘(pad)的半导体器件的测试，尤其涉及基于测试机对一定数目焊盘中的一个进行的探测来测试半导体器件的各输入/输出焊盘。
背景技术：
作为一种最近发展的半导体器件制造技术，将许多半导体器件封装在塑料壳中以形成一种高性能LSI(大规模集成电路)。高性能的代表有SIP(封装的系统，System In Package)，其中不同种类的LSI例如系统或微处理器和存储器件封装在一个外壳中；以及MCP(多芯片封装，Multi-Chip Package)，其中将相同种类的LSI例如存储器件封装在一个外壳中。
SIP或MCP中的各个半导体器件的一些输入和输出焊盘从该外壳中引出以成为SIP或MCP的输入/输出引脚，其它输入/输出焊盘只是在这些器件之间相互连接而没有从外壳中引出。由于这个原因，为了测试这些器件的操作特性，必须在它们在晶片上对或者在将它们封装到SIP或MCP的外壳中之前对这些器件进行测试。
通过使LSI测试机的探针(probe)与器件的焊盘接触来进行在晶片上的测试(下面称为“探针测试(proling test)”)。该探针测试通常在LSI测试机中的测试信号激励器和响应信号比较器的数目所许可的范围内同时针对许多器件进行以便减少测试时间。
由SIP和MCP所实现的应用系统日益变得精密和复杂，这些SIP和MCP需要具有较大的数据总线宽度，因此需要具有大量输入/输出焊盘。具体地说，例如过去具有16位或32位数据总线的存储器件如今需要具有64位或128位数据总线，即64或128个输入/或输出焊盘。
对于具有如此大量的输入/输出焊盘的器件的探针测试基本上是通过使测试机探针与所有在该器件上紧密排列的焊盘接触来进行的。因此，该测试机需要大量信号激励器和比较器分配给一个器件，从而导致一次只能测试有限数量的器件。
作为对具有大量输入/输出焊盘的器件进行探针测试同时一次处理足够数量的器件的方案，在日本特许公开No.10-3800和日本特许公开No.11-16391中曾经提出一种输入/输出焊盘数量压缩测试的方案。在该焊盘数量压缩测试中，使用每个测试探针来与代表一定数量焊盘的一个输入/输出焊盘(探针焊盘)进行信号交换，而不是与所有焊盘进行信号交换。其它焊盘(探针外焊盘)具有与探针焊盘共同的内部信号通道，从而，与所述一定数量的输入/输出焊盘相对应的所有内部电路被供以一共同信号。
从内部电路到所有焊盘的输出信号具有固定的逻辑电平，作为验证结果传送给探针焊盘，从而对于特定数量的输入/输出焊盘进行验证该器件的功能特性的AC测试。因此，进行一个器件的探针测试所需要的与输入/输出焊盘接触的测试探针的数量降低至所述特定数目的倒数(reciprocal)，从而可以处理足够数量的器件进行同时测量。
但是，基于使探针与所有焊盘接触的传统基本探针测试的困难在于，难以按微结构焊盘间隔使探针对准。因此，该方案的问题在于，器件的焊盘间隔可能受到探针排列间隔极限的限制。
另一个问题在于，即使测试机探针可以与宽总线器件的所有焊盘接触，也需要大量用于通过探针与该器件进行信号交换的激励器和比较器，从而导致可以同时进行探针测试处理的器件数量更少，因此，由于测试效率降低，增加了测试时间和成本。
基于焊盘数量压缩测试方案的传统探针测试的另一个问题在于，探针只是与代表特定数量的焊盘的一个输入/输出焊盘接触，从而使得剩下的没有直接信号交换的焊盘被排除在用于测量输入/输出漏泄电流(漏泄电流测试)和探测线路断开(开路测试(open-line test))的测试之外。
发明概述为了解决上述现有技术问题中的至少一个，本发明的主要目的在于提供一种宽总线半导体器件及其探针测试方法，该方法基于上述输入/输出焊盘数量压缩测试方案，能够对各个输入/输出焊盘进行漏泄电流测试和开路测试，同时一次处理足够数量的器件。
为了实现上述目的，根据本发明的第一个方面，提供一种适合输入/输出焊盘数目压缩测试方案的半导体器件，它包括探针焊盘，它是输入/输出焊盘中的任一个并且与测试机探针接触；至少一个探针外焊盘，它是输入/输出焊盘中的任一个，不与测试机探针接触；以及至少一个开关元件，它们连接在探针和探针外焊盘之间，其中所述探针焊盘和探针外焊盘构成共同焊盘组，测试信号通过探针焊盘共同输入/输出，所述开关元件由在测试时变为有效的开关控制信号来促动。
在该半导体器件中，在测试时通过开关控制信号导通用于进行焊盘数量压缩测试的共同焊盘组的探针焊盘和至少一个探针外焊盘之间的开关元件，由此使探针外焊盘与探针焊盘电连接。
由于用于焊盘数量压缩测试的共同焊盘组的焊盘之间通过至少一个开关元件连通，所以可以通过探针焊盘测量出探针外焊盘的漏泄电流。即使在允许测试机探针在焊盘数量压缩AC测试中只是与探针焊盘接触的情况下，也可以测量出包括探针焊盘和探针外焊盘在内的所有输入/输出焊盘的漏泄电流。
该半导体器件使得能够采用对于AC测试有效的焊盘数量压缩测试模式进行漏泄电流测量测试，所述焊盘数量压缩测试模式是为了克服下述问题，即焊盘(输入/输出焊盘)间隔受到探针测试的探针排列间隔极限的限制，并且同时进行探针测试的器件数量由于探针的数量增加而受到限制。
根据本发明的另一个方面，提供一种能够压缩测试时的输入/输出焊盘数目的半导体器件，该半导体器件包括开关元件，它们由在测试时起作用的开关控制信号导通；以及与输入/输出焊盘连接的公共测试线，其中相邻输入/输出焊盘通过开关元件与不同的公共测试线连接，或者，在线性排列的输入/输出焊盘中的每隔一个的输出/输出焊盘通过开关元件与公共测试线中的任何一个连接。
该半导体器件使得能够通过在这些焊盘之间设定合适的偏压极性和电压差来测量出在相邻输入/输出焊盘之间尤其是在具有二极管特性漏泄电流通道的焊盘之间的漏泄电流。
根据本发明第一个方面的半导体器件测试方法，其特征在于包括以下操作步骤使共同焊盘组的焊盘和半导体器件的内部电路之间的信号通道停用(deactive)；导通位于探针焊盘和在至少一个探针外焊盘中的被测试焊盘之间的开关元件；并且测量出流经该探针焊盘的漏泄电流。
在该半导体器件测试方法中，使共同焊盘组的输入/输出焊盘与内部电路绝缘，该探针焊盘和在至少一个探针外焊盘中的被测试焊盘通过至少一个开关元件连接，并且通过该探针焊盘测量相连的探针焊盘和被测试焊盘的总漏泄电流。
对于焊盘数量压缩测试，由于共同焊盘组的输入/输出焊盘之间通过至少一个开关元件导通，所以可以通过探针焊盘测量出被测试焊盘的漏泄电流。在焊盘数量压缩AC测试中，即使在允许测试机探针只与探针焊盘接触的情况中，也可以测量出包括探针焊盘和探针外焊盘在内的所有输入/输出焊盘的漏泄电流。
该半导体器件测试方法能够在对AC测试有效的焊盘数量压缩测试模式下进行漏泄电流测量测试，该焊盘数量压缩测试模式是为了克服下述问题，即，焊盘间隔受到探针测试的探针排列间隔的极限的限制，并且由于探针数量增加而使同时进行探针测试的器件数量受到限制。
根据本发明第二个方面的半导体器件测试方法其特征在于以下操作步骤导通位于探针焊盘和至少一个探针外焊盘中的被测试焊盘之间的开关元件；启用被测试焊盘的输入/输出缓冲器；并且取消输入/输出焊盘数量压缩测试的状态；通过探针焊盘进行信号输出；并且从探针焊盘进行信号输出。
在该半导体器件测试方法中，导通至少一个开关元件以使被测试探针外焊盘与探针焊盘连接，启用正被测试焊盘的输入/输出缓冲器以启用信号输入，并且取消焊盘数量压缩测试状态。在信号输入步骤中，通过开关元件从探针焊盘将测试信号输入被测试焊盘。之后，使被测试焊盘的输入/输出缓冲器转为能够进行信号输出的状态，并且在信号输出步骤中，通过开关元件从被测试焊盘中读出信号给探针焊盘。
由于通过开关元件在探针焊盘和被测试焊盘之间建立的信号通道，所以通过该信号通道可以探测到被测试焊盘的输入/输出缓冲器的信号输入/输出，这样就可以通过探针焊盘检查在被测试焊盘与输入/输出缓冲器的信号输入通道和信号输出通道之间的断路。即使在焊盘数量压缩AC测试中与探针焊盘接触的情况中，也可以对包括探针焊盘和探针外焊盘在内的所有输入/输出焊盘进行开路测试。
根据本发明第三个方面的半导体器件测试方法其特征在于以下操作步骤导通位于探针焊盘和至少一个探针外焊盘中的被测试焊盘之间的开关元件，并且使被测试焊盘的输入/输出缓冲器停用；在输入/输出焊盘数量压缩测试状态下通过探针焊盘进行信号输入；启用被测试焊盘的输出缓冲器部分；并且在信号输出之前取消输入/输出焊盘数量压缩测试状态；从探针焊盘进行信号输出。
或者，该方法的特征在于以下操作步骤在输入/输出焊盘数量压缩测试状态下通过探针焊盘进行信号输入；导通位于探针焊盘和至少一个探针外焊盘中的被测试焊盘之间的开关元件，启用被测试焊盘的输出缓冲器部分，并且在信号输出之前取消输入/输出焊盘数量压缩测试状态；从探针焊盘进行信号输出。
在这个半导体器件测试方法中，测试信号是在焊盘数量压缩测试状态下输入的，之后取消该焊盘数量压缩测试状态并且将测试信号输出给共同焊盘组的所有焊盘。通过开关元件并且从探针焊盘中读出释放给被测试焊盘的信号。开关元件的导通可以在信号输入之前或之后。如果开关元件在信号输入之前导通，则输入/输出缓冲器保持停用。
由于通过开关元件建立了从被测试焊盘到探针焊盘的信号通道，通过该通道可以探测被测试焊盘的输入/输出缓冲器的信号输出，所以可以通过探针焊盘检查被测试焊盘和输入/输出缓冲器的信号输出通道之间的断路。即使在焊盘数量压缩AC测试中只允许测试机探针与探针焊盘接触，也可以对包括探针焊盘和探针外焊盘在内的所有输入/输出焊盘进行开路测试。
根据本发明的第四个方面，提供一种测试半导体器件的方法，该方法适用于输入/输出焊盘数量压缩测试方案，其中使在输入/输出焊盘中将与测试机探针接触的一个探针焊盘和不与测试机探针接触的至少一个探针外焊盘作为一个共同焊盘组，通过该探针焊盘向焊盘共同地输入/输出一个测试信号，该方法包括以下几个操作步骤在输入/输出焊盘数量压缩测试状态下通过探针焊盘进行信号输入；取消输入/输出焊盘数量压缩测试的状态；进行测试信号的输出，该测试信号在信号输入步骤中通过探针焊盘输入给至少一个探针外焊盘中的被测试焊盘；保持被测试焊盘的输入/输出缓冲器的停用状态，以便保持测试信号向被测试焊盘的输出；通过被测试焊盘进行信号输入；设定输入/输出焊盘数量压缩测试的状态；从探针焊盘进行信号输出。
根据这个方案，即使在半导体设备没有测试线和开关元件的情况中，也可以测量出探针外焊盘的漏泄电流。
当结合附图阅读本发明时从下面的详细说明中可以更加全面地理解本发明的上述和其它目的和新颖特征。但是，尤其要知道的是，这些附图只是为了举例说明，而不应该被认为是对本发明进行限制。
附图的简要说明

图1为本发明的第一实施方案的示意性方框图；图2为第一实施方案的操作流程图；图3为第一实施方案的第一变型的操作流程图；图4为第一实施方案的第二变型的操作流程图；图5为第一实施方案的第三变型的操作流程图；图6为第一实施方案的第四变型的操作流程图；图7为为本发明的第二实施方案的示意性方框图；图8为第二实施方案的第一变型的操作流程图；图9为第二实施方案的第二变型的操作流程图；图10为本发明第三实施方案的示意性方框图；图11为在图10中所示的电平移动器的示意性电路图；图12为本发明第四实施方案的操作流程图；图13为第四实施方案的操作流程图；图14为本发明的第五实施方案的第一变型的示意性电路图；图15为第五实施方案的第一变型的示意性电路图；图16为开关元件的示意性电路图；图17为第五实施方案的第二变型的示意性电路图；图18为第五实施方案的第三变型的示意性电路图；
图19为第五实施方案的第四变型的示意性电路图；图20为第五实施方案的第五变型的示意性电路图；图21为第五实施方案的第六变型的示意性电路图；图22为第五实施方案的第七变型的示意性电路图。
优选实施方案的详细说明下面将参照附图对本发明的半导体器件及其测试方法尤其是第一至第五实施方案进行说明。
图1为本发明的第一实施方案的方框图，显示出包括用于输入/输出焊盘数量压缩测试的共同焊盘组的输入/输出焊盘P0-P4的半导体器件的电路部分。测试机TS的探针Pr0与被指定为探针焊盘的输入/输出焊盘P0接触。没有与测试机探针Pr0接触的其它输入/输出焊盘P1-P4为探针外焊盘。显然，探针外焊盘的数量(在该实施例中为四个)可以更多或者更少。
如在该图中所示，这些焊盘P0-P4具有各设置成在MOS晶体管的栅极上接收输入信号的相关输入缓冲器I0-I4以及各具有源驱动(source-drive)PMOS晶体管和沟驱动(sink-drive)NMOS晶体管的相关输出缓冲器O0-O4。开关元件SW0-SW4连接在输入/输出焊盘P0-P4和测试线L0之间。
来自输入/输出焊盘Pn的信号线通过第一和第二金属层利用位于第一和第二金属层之间的触点N12和N13与输入缓冲器In和输出缓冲器On连接。在金属层和多晶硅层之间的触点N14将来自焊盘Pn的金属层信号线连接到输入缓冲层In的多晶硅层的输入端子。触点N15和N16以及位于金属层和扩散层之间的触点N11分别连接在输出缓冲器On的PMOS和NMOS晶体管的源电极与源电压线VDD和参考电压线VSS之间，以及它们的漏极和输入/输出焊盘Pn之间。
响应于用于DC测试的缓冲器控制信号T来启用或停用输出缓冲器O0-O4。否则，在如图1所示的输入缓冲器I0-I4设置成在MOS晶体管的栅极上接收输入信号的情况中(其中在焊盘P0-P4和输入缓冲器I0-I4之间没有形成电流通道)，则不需要用于使这些输入缓冲器启用或停用的控制信号。在输入缓冲器形成了通向这些焊盘的电流通道的情况中，该输入缓冲器控制信号是必要的。在不使用通过输入/输出缓冲器进行的信号交换而进行漏泄电流测量的情况中，输入缓冲器控制信号可以用控制信号T代替。对于伴随有信号交换的开路测试而言，该输入缓冲器控制信号最好与控制信号T分开。
虽然图1显示出通过公共控制信号T来控制所有输出缓冲器O0-O4的情况，但是还有一种可选的可行方案是为各个输出缓冲器提供不同的控制信号，从而可以单独地对这些输入/输出焊盘进行测试。这个情况同样可以适用于控制输入缓冲器。
同样，虽然在图中没有显示出，可以通过公共控制信号来控制用于共同焊盘组的开关元件SW0-SW4，或者可以通过单独的控制信号来控制，从而使探针外焊盘P1-P4单独与探针焊盘P0连接以进行测试。前一控制方案主要对漏电测试有效，而后一控制方案主要对开路测试有效。
图2至图4显示出基于图1所示电路布置的漏泄电流测量操作的流程图。在显示出基本测量操作的图2中，步骤S11共同焊盘组中的探针焊盘P0和探针外焊盘P1-P4中的一个被测试焊盘的输入缓冲器和输出缓冲器停用，从而经过这些缓冲器的电流通道被阻断以便对该焊盘进行漏泄电流测量。在将测试信号输入到输入缓冲器的MOS晶体管的栅极的情况中(这种情况下没有形成来自焊盘的电流通道)，则对于输入缓冲器I0-I4而言显然不需要该缓冲器的停用操作。在图1所示的电路方框图中，其中开关元件SW0-SW4连接在焊盘P0-P4和测试线L0之间，可以根据开关元件的任意组合操作来以探针外焊盘P1-P4的任意组合选择所要测试的焊盘。
下一个步骤S12导通探针焊盘P0的开关元件SW0以及所选择用于进行测试的探针外焊盘的开关元件，由此使这些焊盘相互连接。在该状态中，在步骤S13，测试机TS通过其探针P、O测量探针焊盘P0和被测试焊盘的总漏泄电流。该漏泄电流使得能够在触点形成过程中探测出这些触点N11-N14中的缺陷。
探针焊盘P0的漏泄电流总是包含在测量结果中。可以通过关掉所有开关元件测量出单独的探针焊盘P0的漏泄电流，从而可以将被测试焊盘的漏泄电流确定为在导通焊盘的开关元件之前和之后所测量出的漏电流的差值。开关元件SW0在测试期间保持导通，并且因此可以使用另一种方案在不使用图1中的开关元件的情况下将探针焊盘P0直接连接在测试线L0上。
在针对半导体器件的最终检查而进行的DC测试中，可以通过单次测量操作来探测出在任意输入/输出焊盘的漏电流方面的有缺陷器件，这是通过接通共同焊盘组的所有焊盘P0-P4来进行的，由此可以减少测试时间。
图3显示出基于第一实施方案的第一变型的漏电流测量操作的流程图。与图2所示第一实施方案的情况一样，步骤S21使共同焊盘组的探针焊盘P0以及共同焊盘的探针外焊盘P1-P4中的被测试焊盘的输入缓冲器和输出缓冲器停用。接下来，步骤S22导通开关元件SW0，该开关在探针外焊盘P1-P4的DC测试期间一直导通。该步骤S22在使探针焊盘P0与测试线L0直接连接而没有使用开关元件SW0的情况中是不必要的。
接下来，步骤S23从探针焊盘P0开始测量这些焊盘的漏泄电流。步骤S24检查是否已经选择了要测试的焊盘的所有开关元件。如果判断出所有开关元件已选择完(在S24处为“是”)，测量操作终止。否则(在S24处为“否”)，步骤S25关断已经经过测试的探针外焊盘，即在步骤S23中上一个测试的焊盘的开关元件步骤S26导通下一个被测试焊盘的开关元件，程序返回到步骤S23测量焊盘的漏泄电流。
在图3中所示的这个变化实施方案的测量操作用来通过顺序导通开关元件SW1-SW4一次测量探针外焊盘P1-P4中的一个焊盘的漏泄电流。因此，所有探针外焊盘P1-P4和通过关断所有开关元件SW0-SW4所处理的探针焊盘P0的漏泄电流可以单独测量。
图4显示出基于第一实施方案的第二变型的漏泄电流测量的流程图。步骤S31与图2和图3中所示实施方案的情况一样，使共同焊盘组的探针焊盘P0以及共同焊盘组的探针外焊盘P1-P4中的被测试焊盘的输入缓冲器和输出缓冲器停用。接下来，步骤S32导通开关元件SW0，该元件在探针外焊盘P1-P4的DC测试期间一直导通。该步骤S32在没有使用开关元件SW0而将探针焊盘P0直接连接在测试线L0上的情况中是不需要的。
接下来，步骤S33从探针焊盘P0开始测量这些焊盘的漏泄电流。步骤S34检查是否已经选择了所要测试的焊盘的所有开关元件。直到这个步骤的操作与图3的第一变化实施方案相同。
在判断出所有开关元件都已被选择时(在S34处为“是”)，测量操作终止。否则(在S34处为“否”)，步骤S35导通接下来要测试的焊盘的开关元件。与第一变化实施方案不同的是，在步骤S33中的被测试焊盘的开关元件保持导通，因此选定用于测量的另一个探针外焊盘附加地连接在探针焊盘P0上。程序回到步骤S33以测量出这些焊盘的漏电流。
在第二变化实施方案中，探针外焊盘P1-P4的开关元件SW1-SW4顺序且累积地导通。每个焊盘的漏泄电流可以通过计算出两个相邻测量的漏泄电流的差异来确定。这个变化实施方案相对于图3的第一变化实施方案简化了各个焊盘的漏泄电流测量，这是因为取消了开关元件关断步骤。如在第一变化实施方案的情况中一样，探针焊盘P0的漏泄电流是通过关断所有开关元件SW0-SW4来测量出。
虽然在图1中所示的第一实施方案在焊盘P0-P4和测试线L0之间设有开关元件SW0-SW4，但是即使在通过开关元件使这些P0-P4直接连接而没有测试线L0的情况中，也可以应用第二变化实施方案的基于焊盘的累积连接的漏泄电流测量操作。
图5显示出基于第一实施方案的第三变型的漏泄电流测量电路的方框图。与其中共同焊盘组包括焊盘P0-P4的图1方案不同的是，该变化实施方案具有包括焊盘P0、P2和P4在内的一个共同焊盘组(E)以及包括焊盘P1和P3在内的另一个共同焊盘组(O)，即相邻焊盘属于不同的焊盘组。
共同焊盘组(E)具有探针焊盘P0，并且共同焊盘组(O)具有探针焊盘P1，使这两个探针焊盘分别与测试机TS的探针Pr0和Pr1接触。共同焊盘组(E)和(o)分别具有单独的测试线L0e和L0o。探针焊盘P0和探针外焊盘P2和P4通过由控制信号Te操纵的相应开关元件与测试线L0e连接，探针焊盘P1和探针外焊盘P3通过由另一个控制信号To操纵的相应开关元件与测试线10o连接。这些焊盘P0-P4与相应的输入/输出缓冲器IO0-IO4连接。
由于相邻焊盘属于不同的共同焊盘组(E)和(O)，所以可以基于将不同偏压施加给这些共同焊盘组来测量出相邻焊盘之间的漏泄电流。测试机TS可以随意设定偏压的大小和极性，并且它可以很容易地应付对施加的电压具有二极管特性的漏泄电流通道和具有非线性电阻特性的漏泄电流。这些共同焊盘组(E)和(O)的其余作用与在图1至图4中所示的前述实施方案相同。
图6显示出基于第一实施方案的第四变型的漏泄电流测量电路的方框图。与其中每个焊盘通过测试线L0e和L0o与测试机TS连接的图5的第三变化实施方案不同的是，开关元件设在相邻的焊盘之间，通过这些开关元件被测试焊盘与探针焊盘连接。具体地说，焊盘P0、P2和P4通过开关元件Swe1和Swe2归成一组以形成共同焊盘组(E)，并且焊盘P1和P3通过开关元件Swo1和Swo2归成一组以形成另一个共同焊盘组(O)。
该实施方案以与图5的第三变化实施方案相同的方式来测量相邻焊盘的漏泄电流。共同焊盘组(E)和(O)的其余作用与在图1、图2和图4中所示的前述实施方案相同。
图7为本发明第二实施方案的方框图，该图显示出包括用于焊盘数量压缩测试的共同焊盘组的输入/输出焊盘P0-P2的半导体器件的电路部分。该电路布置能够对与测试机TS的探针焊盘Pr0接触的探针焊盘P0以及不与探针Pr0接触的探针外焊盘P1和P2进行开路测试。
该布置包括用于输入/输出焊盘P0-P2的输入缓冲器I0-I2和输出缓冲器O0-O2以及连接在焊盘P1和P2与测试线L0之间的开关元件，这些元件都与图1的第一实施方案的相应部件相同。在本实施方案中，测试线L0直接连接到探针焊盘P0。
通过输入/输出焊盘P0-P2处理的信号到达内部信号存储器ST比如存储单元阵列或数据总线。通过控制信号C0-C2分别启用或停用输入缓冲器I0-I2和输出缓冲器O0-O2。通过控制信号T1和T2分别导通或关断连接探针外焊盘P1和P2与测试线L0的开关元件。
通过输入缓冲器10将输入进探针焊盘P0的信号传送给信号存储器ST，并且还传送给探针外焊盘P1和P2的输入选择电路IS1和IS2。输入选择电路IS1和IS2还通过输入缓冲器I1和I2接收探针外焊盘P1和P2上的信号。
信号存储器ST将信号释放给探针外焊盘P1和P2的输出缓冲器O1和O2并且释放给探针焊盘P0的输出选择电路OS。输出选择电路OS还接收比较电路CM的输出信号，该比较电路接收将要传送给探针焊盘P0和探针外焊盘P1和P2的信号存储器ST的输出信号。
输入选择电路IS1和IS2以及输出选择电路OS接收选择信号SEL，响应于该选择信号，每个电路选择两个输入信号中的一个用于正常的输入/输出操作或焊盘数量压缩测试。比较电路CM在焊盘数量压缩测试时判断与焊盘P0-P2相关的输出信号的均衡性。它将代表均衡性结果的输出信号释放给输出选择电路OS，并且通过探针焊盘P0将该信号传送给测试机TS。输入选择电路IS1和IS2、输出选择电路OS和比较电路CM协同操作以完成焊盘数量压缩测试功能。
输入选择电路IS1和IS2可以设计成将输入缓冲器IO的输出数据的反相数据(inverted data)传送给信号存储器ST，并且还将该反相数据输入给比较电路CM。
图8和图9显示出通过在图7中所示的电路布置进行的基于本发明第二实施方案的开路测试操作的流程图。
在图8的第二实施方案的第一变型中，步骤S41将探针外焊盘P1和P2中的一个被测试焊盘(焊盘P1)连接到探针焊盘P0。具体地说，通过启用控制信号T1来导通探针外焊盘P1的开关元件。接下来，步骤S42通过控制信号C1使焊盘P1的输入缓冲器I1停用，从而断开了对于焊盘数量压缩测试的测试信号而言不必要的信号通道。
在这些准备步骤之后，步骤S43基于数量压缩测试模式在由图7中的(5)所示的信号路径上进行信号输入。输入到探针焊盘P0的测试信号通过输入缓冲器I0存储到信号存储器ST中用于P0的部分中，同时，通过输入选择电路IS1和IS2进行选择并且存储到信号存储器ST中用于焊盘P1和P2的部分中。
接着，步骤S44通过控制信号C1启用被测试焊盘P1的输出缓冲器O1。控制信号C0和C2在这时无效，输出缓冲器O0和O2保持停用。
步骤S45在由图7中的(7)所示的信号路径上进行通常的信号输出。在由存储器ST从其相应的部分向焊盘P0-P2释放出的信号中，通过启用的输出缓冲器O1将该信号传送给被测试焊盘P1，同时通过停用的输出缓冲器O0和O2阻断输送给焊盘P0和P2的信号。由于被测试焊盘P1和探针焊盘P0之间的开关元件已经在步骤S41导通，所以输出给焊盘P1的信号通过焊盘P0和探针Pr0传送给测试机TS，通过该测试机在步骤S46检查该输出信号。
这样，可以验证从信号存储器ST到输出缓冲器O1以及到探针外焊盘P1的信号线的正常性，包括输出缓冲器O1的操作。
在图8的操作流程图中，基于焊盘数量压缩测试模式的信号输入步骤S43一次性地将测试信号输入给所有探针外焊盘P1和P2。
由此，在开路测试的开始可以一次性进行信号输入，随后的信号输出步骤S45读出来自信号存储器ST的信号，同时从探针外焊盘P1和P2中顺序选择出被测试焊盘。步骤S43的信号同时输入操作减少了在DC测试中用于开路测试的时间。
输入选择电路IS1和IS2可以设计成具有用于输入信号的逻辑反相功能。
通过针对探针外焊盘P1和P2的输入选择电路IS1和IS2交替地启用和停用该逻辑反相功能，基于焊盘数量压缩测试输入的测试信号被视为具有用于焊盘P1和P2的交变逻辑电平并且被存储到信号存储器ST中。因此，在步骤S45的顺序信号输出操作处的焊盘输出信号具有相反的逻辑电平，从而使得测试机TS能够即使在从焊盘P1和P2到测试机TS的信号线上存在大寄生电容的情况下也能在短时间内接收到所述信号。
虽然在图8中所示的第一变化实施方案中将焊盘P1连接到探针焊盘P0的步骤S41是在步骤S43处的信号输入之前进行的，但是步骤S41只需要在步骤S45的信号输出开始之前进行，并且它可以移到在步骤S43和S44之间或者在步骤S44和S45之间进行。
虽然在图8的这个变化实施方案中焊盘P1的输入缓冲器I1在步骤S42处被停用，但是用于焊盘数量压缩测试的输入信号路径是通过输入选择电路IS1来选择的，因此可以取消输入缓冲器停用的步骤S42。
图9显示出开路测试操作的第二实施方案的第二变型，其中在步骤S51在由图7中(6)所示的信号路径上进行通常的信号输入来代替在图8的前一变化实施方案中基于焊盘数量压缩测试功能的信号输入。另外，在前一变化实施方案中停用焊盘P1的输入缓冲器I1的步骤S42是不必要的，但是相反输入缓冲器I1需要启用。
输入到探针焊盘P0的测试信号通过输入缓冲器I0存储到信号存储器ST的用于P0的部分中，并且同时通过由控制信号T1导通的开关元件传送给被测试焊盘P1并且通过输入缓冲器I1和输入选择电路IS1存储到信号存储器ST的用于P1的部分中。这时，用于未被选择的探针外焊盘P2的输入缓冲器I2优选通过使用控制信号C2来停用以便避免将焊盘P2上的电平不必要地输送进信号存储器ST中。这个不必要的过程在焊盘P2没有影响焊盘P1的开路测试的情况中可以忽略。
这样，可以验证从探针外焊盘P1到输入缓冲器I1以及到信号存储器ST的信号线路，包括输入缓冲器I1的操作，以及从信号存储器ST到输出缓冲器O1以及到探针外焊盘P1的信号线路，包括输出缓冲器01的操作的正常性。
在图9的变化实施方案中，选择探针外焊盘P1来进行测试，并且信号输入步骤S51将测试信号存储到信号存储器ST中的用于P1的位置。这样，选择每个探针外焊盘进行开路测试，该测试按如图9所示的流程图进行。
作为该实施方案的另一个变型，信号输入步骤S51可以改变成如在图8的第一实施方案中基于焊盘数量压缩测试模式的信号输入步骤S43的情况中一样，对探针外焊盘P1和P2中的所有被测试焊盘同时进行信号输入。在该情况中，步骤S41导通所述开关元件，从而使所有被测试焊盘与探针焊盘P0连接。
这样，在开路测试开始时同时将测试信号输入给所有被测试焊盘，并且随后的信号读出步骤S45顺序从信号存储器ST中读出信号同时从探针外焊盘P1和P2中选择一个在测试的焊盘。步骤S51的信号同时输入操作减少了在DC测试中的开路测试所花的时间。
在图7中所示的第二实施方案的信号存储器ST可以是一种存储单元阵列、数据总线或设在总线上的闩锁电路。在不将测试信号存储到存储单元中的布置的情况中，在有时候在用冗余存储单元来替换由AC测试所探测到的有缺陷存储单元之前执行的DC测试中，可靠地读出输入且保持的信号。该DC测试不需要抑制由有缺陷的存储单元引起的错误信号的输出的附加步骤，并且可以简单可靠地进行DC测试中的开路测试。
该第二实施方案还可以使用如图5所示用于第一实施方案的第三变化实施方案的焊盘分组，或者如第一实施方案的第四变化实施方案的图6所示将开关元件设置在相邻焊盘焊盘之间，并且显然可以实现如前面实施方案一样的性能。
图10显示出在设在相邻输入/输出焊盘Pk和Pk+1与测试线L0之间的开关元件SW周围的电路布置的方框图。作为半导体器件的总体设计方案，由于在焊盘Pk和Pk+1与输入/输出缓冲器IOk和Iok+1之间设有静电保护电路ESD1，所以可以防止内部输入/输出缓冲器Iok和Iok+1出现由来自焊盘Pk和Pk+1的静电应力引起的断开。
但是，由于半导体的布局设计的原因，有时候，作为开关元件SW的开关晶体管M2直接连接在焊盘Pk和Pk+1上，而没有通过静电保护电路ESD1。在另一个情况中，如在焊盘Pk-1的情况中一样通过静电保护电路ESD1连接的开关晶体管M2由于在电路布置和晶体管电容方面的差异而实际上不能受到为输入/输出缓冲器Iok和Iok+1设计的保护电路ESD1的有效保护。
考虑到这一点，开关元件SW优选设计成包括如在图10中所示的它们自身的用于开关晶体管M2的静电保护电路ESD2。该静电保护电路ESD2由排放来自焊盘的静电应力的MOS晶体管M1和限流电阻器R1构成。该开关晶体管M2连接到位于MOS晶体管M1和电阻器R1之间的节点上。MOS晶体管M1由于相对于具有更大门信号宽度(gatelength)的开关晶体管M2具有更小的门信号宽度，所以能更有效排放静电应力。考虑到闩锁效应耐久性(1atch-up durability)，这些静电保护电路ESD1和ESD2优选形成在不同的整体区域中，或者通过防止双极操作和可控硅操作的保护环隔开。
由于设有静电保护电路ESD2，所以可以保护这些开关元件(晶体管)SW以免受到来自输入/输出焊盘的静电应力。由于在不同的整体区域中形成静电保护电路ESD1和ESD2或者通过由防止出现双极操作和可控硅操作的保护环将它们隔开，所以可防止由闩锁效应(latch-up)等引起错误操作。
开关晶体管M2在栅极上的控制信号Tk和Tk+1由电平移动器LS移动一个电平。具体地说，通过控制信号电压来导通开关晶体管M2，该电压高于施加在焊盘Pk和Pk+1上的输入/输出信号的高电平，且高于M2的阈电压。因此，这些开关晶体管M2可以牢靠地导通，从而通过开关晶体管M2处理的信号的电平没有变化。
通过低于施加在焊盘Pk和Pk+1上的输入/输出信号的低电平的控制信号电压来关断这些开关晶体管M2。因此，即使将其电压低于输入/输出信号的低压电平的负脉冲噪声(undershoot noise)施加给焊盘Pk和Pk+1，也可以牢靠地关断这些开关晶体管M2。
图11显示出在图10中所示的电平移动器的一种具体电路布置。该电平移动器释放出用于高电平电压的升压电压(step-up voltage)VH和用于低电平电压的负电压VL。该升压电压VH可以是用于字线激励信号的电压或采用通过内部降压电源降压的电源电压的外部电源，并且负电压VL可以是施加在p阱或p型衬底上的后门偏压或用于字线停用信号的电压。
该电平移动器LS布置在两级中，包括前级LS1和后级LS2。前级LS1的输入信号1N具有电源电压VDD或参考电压VSS，该前级LS1将参考电压电平从参考电压VSS改变到负电压VL。后级LS2将高电平电压从电源电压VDD改变至升压电压VH，并且释放出输出信号OUT，该信号的电压在升压电压VH和负电压VL之间。后级LS2在PMOS晶体管和NMOS晶体管的连接方面与前级LS1的设置相反。由于两个级以类似的方式操作，所以下面详细说明前级LS1。
首先，假定输入信号IN为具有电源电压VDD的电平的高电平信号。通过施加电源电压VDD的反相器INV1将该信号IN输入给PMOS晶体管M3的栅极，并且还输送给被施以电源电压VDD的另一个反相器INV2。栅极输入为输入信号IN的低电平反相信号的PMOS晶体管导通，从而将电压VDD施加给NMOS晶体管M6的栅极，然后该NMOS晶体管导通。反相器INV2将高电平的再次反相的信号释放给PMOS晶体管M5的栅极，然后该PMOS晶体管M5关断。因此，NMOS晶体管M6通过分压NMOS晶体管M8提供用于输出信号的负电压VL，并且，参考电压电压从参考电压VSS变换至负电压VL。将该输出信号输入给NMOS晶体管M4的栅极，从而使它关断，从而使负电压VL通向NMOS晶体管M6的栅极的通道断开。
接下来，假定输入信号是具有参考电压VSS的电平的低电平信号。反相器INV1释放出反相的高电平反相信号，从而使得PMOS晶体管M3关断，电压VDD通向NMOS晶体管M6的栅极的通道断开。反相器INV2将重新反相的低电平信号释放给PMOS晶体管M5的栅极，然后该晶体管M5关断。PMOS晶体管M5提供用于输出信号的电源电压VDD。将输出信号输入给NMOS晶体管M4的栅极，然后该NMOS晶体管M4导通以向NMOS晶体管M6的栅极施加负电压VL，然后该NMOS晶体管M4保持关断状态。分压晶体管M7和M8在它们的栅极上施加有电源电压VDD，因此在它们的源极上形成的最大电压被限制为减去电压VDD减去阈值电压。因此，施加在NMOS晶体管M4和M6(在它们的源极上施加有负电压VL)的漏极上的最大电压被限制为电压VDD减去阈值电压，并且可以将施加在NMOS晶体管M4和M6的源极和漏极之间的电压保持在可电绝缘的电压范围内。
具有从前级LS1输出的电源电压VDD或负电压VL的电平的信号通过包括分压晶体管在内的反相器电路被反相，并且输入给后级LS2。后级LS2偏移该高压电平，并且释放出具有升压电压VH或负电压VL的电压电平的输出信号OUT。
回到图10，测试线L0与箝位电路CL连接。箝位电路CL接收控制信号T，该信号在DC测试中变得有效，该箝位电路在控制信号无效时启用。探针外焊盘的DC测试在箝位电路CL停用期间通过测试线L0进行。电路CL在DC测试完成时启用，从而将测试线L0固定在预定电压上，使之除了在DC测试期间外不由于不存在通态开关元件而漂移。
图12通过方框图显示出根据本发明第四实施方案的具有焊盘数量压缩测试模式的半导体器件SD。该电路布置是从图7所示的第二实施方案衍化而来，取消了测试线L0和开关元件，并且它对于具有焊盘数量压缩测试模式的半导体器件而言是一种通常的布置。探针外焊盘P1和P2的输出缓冲器O1和O2是通过输入控制信号SBY来停用的。假定输入缓冲器I0-I2的输入端子位于MOS晶体管的栅极上，并且没有用于停用的控制信号。
图13显示出用于这种通常的半导体器件SD的探针外焊盘P1和P2的漏泄电流测量操作的流程图。步骤S61基于焊盘数量压缩测试模式将测试信号输入给共同焊盘组的焊盘P0-P2。接下来，步骤S62取消焊盘数量压缩测试模式，进行通常的信号输出操作。在信号输出之后，步骤S63通过控制信号SBY使焊盘P1和P2的输出缓冲器O1和O2停用。在经过一定时间长度之后，步骤S64通过通常的信号输入操作进行另一个信号输入。步骤S65基于焊盘数量压缩测试模式将这些信号读出给探针焊盘P0，并且步骤S66用测试机TS验证这些输出信号。
在步骤S63和S64之间花费的预定时间长度取决于探针外焊盘P1和P2的容许漏泄电流数值。步骤S62的输出信号在输出缓冲器O1和O2已经在步骤S63处停用之后积累在探针外焊盘P1和P2、输入缓冲器I1和I2、输出缓冲器O1和O2以及线路的寄生电容中。这些累积的电荷作为漏泄电流逐渐排放出。通过将所述预定时间长度设定为寄生电容的焊盘电压电平由于连续放电超过容许漏泄电流而反相的时间，从而，对于泄漏电流超过容许值的焊盘的电压电平，第二信号的输入通过逻辑反相而进行。该测试机TS感测该反相信号以探测高于容许值的过大漏泄电流。
图14为本发明的第五实施方案的概念图。输入/输出焊盘1a-1d通过由开关控制信号TM导通的开关元件13a-13d与测试线14a、14b连接，从而输入/输出焊盘的数量被压缩以便进行运行测试。在该情况中，如所示相邻的焊盘与不同的测试线连接。
下面将对在图14中所示的第五实施方案的具体电路布置即该第五实施方案的第一至第七变型进行说明。
图15显示出第一变化实施方案。输入/输出焊盘1a-1d分别与输入缓冲器11a-11d的输入端子连接，从而输入给输入/输出焊盘1a-1d的输入信号通过输入缓冲器11a-11d传送给内部电路。
输入/输出焊盘1a-1d还分别与输出缓冲器12a-12d的输出节点连接，从而来自内部电路的输出信号通过输出缓冲器12a-12d被读出给输入/输出焊盘1a-1d。
在输入/输出焊盘1a-1d中，每隔一个的输入/输出焊盘1a和1c通过开关元件13a和13c与测试线14a连接，而另外的每隔一个的输入/输出焊盘1b和1d通过开关元件13b和13d与测试线14b连接。
开关元件13a-13d接收在运行测试时通过内部电路而到达高电平的开关控制信号TM，并且还接收由反相器17a提供的其反相形式/TM。
如图16所示，每个开关元件13a-13d都由一个传输门15形成。这些传输门15在它们的输入端子SN1-SN4上接收开关控制信号TM，并且在它们的输入端子SP1-SP4接收反相的/TM。
通过高电平开关控制信号TM和低电平信号/TM使传输门15导通，并且同时导通开关元件13a-13d。
在运行测试时，响应于开关控制信号TM和/TM使输入/输出焊盘1a和1c短路，使输入/输出焊盘1b和1d短路，同时相邻的焊盘没有短路。
通过在该状态中单独将测试信号输入给输入/输出焊盘1a和1b，从而在没有将测试信号输入到焊盘1c和1d中的情况下可以在相同的条件下测试所有的焊盘1a-1d。即，四个输入/输出焊盘1a-1d被压缩成两个焊盘1a和1b以进行运行测试。
在漏泄电流测试时，通过测试机将不同的电压施加给输入/输出焊盘1a和1b，同时使所有的开关元件13a-13b保持导通。如果在焊盘1a和1b之间存在内部短路的话，则通过测试机在流过焊盘1a和1b的漏泄电流方面对它进行探测。
同样，如果在焊盘1c和1d之间存在内部短路的话，则通过测试机在流过焊盘1c和1d的漏泄电流方面对它进行探测。
在半导体器件的正常操作中，这些开关控制信号TM和/TM分别为低和高电平，从而使得开关元件13a-13b保持关断，并且使输入/输出焊盘1a-1d与测试线14a和14b断开。输入/输出焊盘1a-1d通过普通线路(未示出)与内部电路交换信号。
如上所述布置的半导体器件的测试电路实现了以下效果。
(1)由于压缩了为进行运行测试所要连接的输入/输出焊盘的数量，所以可以同时测试的所要连接焊盘数量增加了，因此可以减少器件测试时间。
(2)基于漏泄电流测试，由于输入/输出焊盘的数量被压缩，所以测试工具可以与其它测试共享。
(3)由于测试工具可以与其它测试共享，所以可以降低测试成本。
图17显示出第二变化实施方案。在运行测试时从测试机通过开关控制焊盘16提供开关控制信号TM。
通过高阻电阻器RBB将开关控制焊盘16拉到衬底电压VBB。其余的电路布置与第一变化实施方案相同。
在运行测试时，这些开关元件13a-13d响应于高电平开关控制信号TM向开关控制焊盘16的输入而导通。
因此，进行与第一变化实施方案相同的运行测试和漏泄电流测试。在没有输入高电平开关控制信号TM情况下的正常操作中，通过高电阻电阻器RBB将开关控制焊盘16拉到基底电压VBB的低电平，并且切断这些开关元件13a-13b以使输入/输出焊盘1a-1d与测试线14a和14b断开。输入/输出焊盘1a-1d通过普通线路(未示出)与内部电路交换信号。
这个变化实施方案的测试电路通过由测试机提供开关控制信号TM而实现与前面第一变化实施方案相同的性能。
图18显示出第三变化实施方案。通过电阻器RCC将开关控制焊盘16拉到电源电压VCC。这些开关元件13a-13d在它们的输入端子SP1-SP4上接收开关控制信号TM，在它们的输入端子SN1-SN4上接收所述开关控制信号的反相形式1TM。其余的电路布置与第二变化实施方案相同。
在运行测试时，这些开关元件13a-13d响应于低电平开关控制信号TM从测试机向开关控制焊盘16的输入而导通，进行与第一实施方案相同的运行测试和漏泄电流测试。
在没有输入低电平开关控制信号TM情况下的正常操作中，通过电阻器RCC将开关控制焊盘16拉到电源电压VCC的高电平，并且切断这些开关元件13a-13b以使输入/输出焊盘1a-1d与测试线14a和14b断开。输入/输出焊盘1a-1d通过普通线路(未示出)与内部电路交换信号。
这个变化实施方案的测试电路实现了与前面第二变化实施方案相同的性能。
图19显示出第四变化实施方案。通过开关控制信号产生电路18在半导体器件内产生开关控制信号TM。
该开关控制信号产生电路18包括n沟道MOS晶体管19，其漏极通过电阻器R3和熔丝20a与VCC电源线连接，并且其源极通过电阻器R4和熔丝20c与衬底电压VBB线相联。
晶体管19的栅极与漏极连接并且还通过另一个熔丝20b与源极连接。晶体管19从源极释放出开关控制信号TM。其余的电路布置与第一变化实施方案相同。
在运行测试时，测试电路的熔丝20b和20c断开，从而晶体管19导通，从而使得源电压上升以根据电阻器R3和R4的合适电阻设定产生出高电平开关控制信号TM。
在这个状态中，开关元件13a-13d接通，进行与第一变化实施方案相同的运行测试和漏泄电流测试。
在运行测试之后，断开熔丝20a，从而晶体管19关断，从而使得开关控制信号TM具有衬底电压VBB的低电平。
在这个状态中，开关元件13a-13d断开，从而使输入/输出焊盘1a-1d与测试线14a和14b断开。输入/输出焊盘1a-1d通过普通线路与内部电路连接以便进行信号交换。
该变化实施方案的测试电路实现了与前面第一变化实施方案相同的性能，同时通过选择性地切断熔丝20a-20c来进入测试模式或正常操作模式。
图20显示出第五变化实施方案。该变化实施方案的测试电路包括作为电压设定装置的反相器17c，该反相器的输入端子与测试线14a连接，并且其输出端子与另一条测试线14b连接。其余的电路布置与第一变化实施方案相同。
根据这个电路布置，其中测试线14b的电平上总是与测试线14a相反，从而就足以将测试信号输入给输入/输出焊盘1a。因此，输入/输出焊盘的数量可以比第一变化实施方案压缩更多以便进行运行测试。
对于漏泄电流测试而言，测试机将高电平测试信号例如输入给输入/输出焊盘1a，从而在测试线14a和14b之间产生电压差。
在这个状态中，在相邻输入/输出焊盘之间出现的漏泄电流通过焊盘1a流进测试电路。因此，通过感测该漏泄电流，可以探测到相邻焊盘之间的短路。
当测试机将低电平测试信号输入给输入/输出焊盘1a时，在相邻焊盘之间产生的漏泄电流通过焊盘1a从测试电路流进测试机。因此，通过感测该漏泄电流，可以探测到相邻焊盘之间的短路。
该变化实施方案的测试电路实现了与前面第一变化实施方案相同的性能，同时能够在漏泄电流测试时通过将高电平或低电平测试信号输入给一个输入/输出焊盘来探测出相邻焊盘之间的短路。
图21显示出第六变化实施方案。测试线14b通过与开关元件13a-13d类似的开关元件13e(电压设定装置)与GND接地线连接。开关元件13e在操作上与开关元件13a-13d相同以响应于在运行测试时的高电平开关控制信号TM而导通。
在运行测试时，使测试线14b到达GND接地电压的低电平，并且将测试信号输入给与测试线14a连接的输入/输出焊盘中的一个，并且测试该焊盘。因此，可以压缩与测试机探针接触的焊盘数量。
在漏泄电流测试时，将高电平信号输入给与测试线14a连接的输入/输出焊盘中的一个，可以探测到相邻焊盘之间的短路。
图22显示出第七变化实施方案。该测试线14b通过开关元件13f(电压设定装置)与VCC电源线连接。该开关元件13f在操作上与开关元件13a-13d相同，用来在运行测试时响应于高电平开关控制信号TM而导通。
在运行测试时，使测试线14b到达VCC电源电压的高电平，并且将测试信号输入给与测试线14a连接的输入/输出焊盘中的一个，并且对该焊盘进行测试。因此，可以压缩与测试机探针接触的焊盘数量。
在漏泄电流测试时，将低电平信号输入给与测试线14a连接的其中一个输入/输出焊盘，可以探测出相邻焊盘之间的短路。
本发明并不限于上述实施方案，在不脱离本发明的实质的情况下显然可以作出各种改进和变化。
例如，在前面实施方案中所述的开关元件的导通方式可以在焊盘之间或在共同焊盘组之间随意组合。
虽然在前面实施方案中，已经通过DC测试中的漏泄电流测试和开路测试对焊盘数量压缩测试进行了举例说明，但是测试内容并不限于这些测试。本发明还可以应用于以漏泄电流测试为代表的仅向测试焊盘施加DC偏压的纯DC测试以及以开路测试为代表的在向被测试器件施加操作功能时进行测量的探针测试。
上述第五实施方案可以如下进行改变。首先，用于向第一至第四变型中的测试电路施加开关控制信号的电路布置以及用于向第五至第七变型中的测试线施加电压电平的电路布置可以组合。第二，第一至第七变型可以在线性焊盘排列以外的其它结构中应用于相邻的输入/输出焊盘。
根据本发明的多总线半导体器件及其探针测试方法，可以进行包括焊盘漏泄电流测试和开路测试在内的DC测试，同时基于焊盘数量压缩测试可以处理足够数量的器件以便同时进行测量。
权利要求
1.一种适合输入/输出焊盘数目压缩测试方案的半导体器件，它包括一个探针焊盘，它是输入/输出焊盘中的任一个并且与测试机探针接触；至少一个探针外焊盘，它是不与测试机探针接触的输入/输出焊盘中的任一个；以及至少一个开关元件，它们连接在探针和探针外焊盘之间，其中所述探针焊盘和探针外焊盘构成一个共同焊盘组，一个测试信号通过所述探针焊盘共同输入/输出，所述开关元件由一个在测试时变为有效的开关控制信号激活。
2.如权利要求1所述的半导体器件，其中所述开关元件连接在共同焊盘组的相邻焊盘之间。
3.如权利要求1所述的半导体器件，其中所述开关元件直接连接在共同焊盘组的相邻焊盘之间。
4.如权利要求1所述的半导体器件，其中所述器件还包括一个公共测试线，所述开关元件连接在共同焊盘组的每个焊盘和公共测试线之间。
5.如权利要求1所述的半导体器件，其中所述半导体器件包括两个或多个开关元件，而且所述开关控制信号为这些开关元件所共用并且同时激活这些开关元件。
6.如权利要求1所述的半导体器件，其中所述半导体器件包括两个或多个开关元件，而且与探针外焊盘中每个被测试焊盘相对应的每个开关元件是由每个单独的开关控制信号来控制的，并且，连接在每个被测试焊盘和探针焊盘之间的每个开关元件由每个单独的控制信号来激活。
7.如权利要求1所述的半导体器件，其中所述共同焊盘组的每个焊盘具有一个输入/输出缓冲器，该缓冲器通过一个在测试时变为有效的缓冲器控制信号被停用。
8.如权利要求7所述的半导体器件，其中所述输入/输出缓冲器的一个输出缓冲器部分由所述缓冲控制信号停用。
9.如权利要求7所述的半导体器件，其中所述半导体器件包括两个或多个输入/输出缓冲器，所述缓冲器控制信号为这些输入/输出缓冲器所共用，并且使输入/输出缓冲器同时停用。
10.如权利要求7所述的半导体器件，其中所述半导体器件包括两个或多个输入/输出缓冲器，与探针外焊盘中的每个被测试焊盘相对应的每个输入/输出缓冲器是由每个单独的缓冲器控制信号来控制的，并且，连接在每个被测试焊盘和探针焊盘之间的每个输入/输出缓冲器的一个输入缓冲器部分由每个单独的缓冲器控制信号在该信号是测试时测试信号的输入的情况下启用。
11.如权利要求7所述的半导体器件，其中所述半导体器件包括两个或多个输入/输出缓冲器，与探针外焊盘中每个被测试焊盘相对应的每个输入/输出缓冲器是由每个单独的缓冲器控制信号来控制的，并且，连接在每个被测试焊盘和探针焊盘之间的每个输入/输出缓冲器的一个输出缓冲器部分由每个缓冲器控制信号在该信号是测试时测试信号的输出的情况下启用。
12.如权利要求1所述的半导体器件，其中所述半导体器件包括两个或多个共同焊盘组，并且相邻的输入/输出焊盘属于不同的共同焊盘组。
13.如权利要求1所述的半导体器件，其中所述开关元件包括一个连接在探针焊盘和探针外焊盘之间的开关元件和一个保护该开关元件免于受到作用于探针焊盘或探针外焊盘上的静电应力作用的第一静电保护电路。
14.如权利要求13所述的半导体器件，其中所述第一静电保护电路设在探针焊盘或探针外焊盘和开关元件之间。
15.如权利要求13所述的半导体器件，其中所述共同焊盘组的每个焊盘包括一个输入/输出缓冲器和一个第二静电保护电路，该电路保护所述输入/输出缓冲器免于受到作用于探针焊盘或探针外焊盘的静电应力的作用，所述第一和第二静电保护电路形成在不同的整体区域(bulk area)中。
16.如权利要求13所述的半导体器件，其中所述共同焊盘组的每个焊盘包括一个输入/输出缓冲器和一个第二静电保护电路，该电路保护所述输入/输出缓冲器免于受到作用于探针焊盘或探针外焊盘上的静电应力的作用，所述第一和第二静电保护电路各自的形成区域由一个阻断寄生电流通道的保护环区域隔开。
17.如权利要求1所述的半导体器件，其中所述开关元件包括一个MOS晶体管，通过向其栅极施加比其阈电压更深的正向偏压而使该MOS晶体管导通。
18.如权利要求17所述的半导体器件，其中在所述MOS晶体管为NMOS晶体管时，所述正向偏压相对于内部电源电压是升压电压(step-up voltage)。
19.如权利要求17所述的半导体器件，其中在所述MOS晶体管为PMOS晶体管时，所述正向偏压相对于参考电源电压是负电压。
20.如权利要求1所述的半导体器件，其中所述开关元件包括一个MOS晶体管，通过向其栅极施加比施加于共同焊盘组的焊盘的电平更深的反向偏压而使该MOS晶体管不导通。
21.如权利要求20所述的半导体器件，其中在所述MOS晶体管为一个NMOS晶体管时，所述深反向偏压相对于参考电源电压是负电压。
22.如权利要求20所述的半导体器件，其中在所述MOS晶体管为一个PMOS晶体管时，所述深反向偏压相对于内部电源电压是升压电压。
23.如权利要求4所述的半导体器件，还包括一个用于将公共测试线固定在预定电压电平上的箝位电路，其中所述箝位电路在测试时被停用。
24.一种能够压缩测试时的输入/输出焊盘数量的半导体器件，该半导体器件包括开关元件，它们由一个在测试时变为有效的开关控制信号导通；以及与输入/输出焊盘连接的公共测试线，其中相邻输入/输出焊盘通过开关元件与不同的公共测试线连接。
25.一种能够压缩测试时的输入/输出焊盘数量的半导体器件，该半导体器件包括开关元件，它们通过在测试时变为有效的开关控制信号导通；以及与输入/输出焊盘连接的公共测试线，其中，线性排列的输入/输出焊盘中的每隔一个的输出/输出焊盘通过开关元件与公共测试线的任何一个连接。
26.如权利要求24所述的半导体器件，其中每个开关元件由一个传输门形成，该传输门响应于每个开关控制信号而导通。
27.如权利要求24所述的半导体器件，其中所述开关控制信号在测试时由内部电路提供。
28.如权利要求24所述的半导体器件，其中所述开关控制信号通过一个开关控制焊盘以高电平信号提供，该开关控制焊盘通过一个电阻器与低电平电源电压连接。
29.如权利要求24所述的半导体器件，其中所述开关控制信号通过一个开关控制焊盘以低电平信号提供，该开关控制焊盘通过一个电阻器与高电平电源电压连接。
30.如权利要求24所述的半导体器件，其中所述开关控制信号是由一个开关控制信号产生电路所产生。
31.如权利要求30所述的半导体器件，其中所述开关控制信号产生电路根据熔丝的切断而产生开关控制信号。
32.如权利要求24所述的半导体器件，其中每条公共测试线具有电压设定单元。
33.如权利要求32所述的半导体器件，其中所述电压设定单元包括一个连接一对公共测试线的逻辑反相器。
34.如权利要求32所述的半导体器件，其中所述电压设定单元包括一个开关元件，该开关元件响应于所述开关控制信号使一对所述公共测试线中的一条与低电平电源电压连接。
35.如权利要求32所述的半导体器件，其中所述电压设定单元包括一个开关元件，该开关元件响应于所述开关控制信号使一对所述公共测试线中的一条与高电平电源电压连接。
36.一种半导体器件测试方法，所述半导体器件适合输入/输出焊盘数量压缩测试方案，在该测试方案中，输入/输出焊盘中与测试机探针接触的一个探针焊盘和至少一个不与测试机探针接触的探针外焊盘归为一个共同焊盘组，通过该探针焊盘使一个测试信号共同地输入/输出这些焊盘，该半导体器件包括至少一个开关元件连接在探针焊盘和探针外焊盘之间，在测试时由一个开关控制信号导通，该测试方法包括以下操作步骤使共同焊盘组的焊盘和半导体器件的内部电路之间的信号通道停用；导通位于探针焊盘和在至少一个探针外焊盘中的被测试焊盘之间的所述开关元件；并且测量流经探针焊盘的漏泄电流。
37.如权利要求36所述的半导体器件测试方法，其中所述共同焊盘组的焊盘具有各自的输入/输出缓冲器，这些缓冲器在测试时通过一个缓冲器控制信号而被停用，并且该方法包括以下操作步骤使所述输入/输出缓冲器停用；导通位于探针焊盘和至少一个探针外焊盘中的被测试焊盘之间的开关元件；并且测量流经探针焊盘的漏泄电流。
38.如权利要求36所述的半导体器件测试方法，还包括以下操作步骤顺序选择要导通的开关元件，从而顺序选择出要与探针焊盘连接的被测试焊盘。
39.如权利要求36所述的半导体器件测试方法，还包括以下操作步骤顺序加入要导通的开关元件，从而顺序加入要与探针焊盘连接的被测试焊盘。
40.一种半导体器件测试方法，所述半导体器件适合输入/输出焊盘数量压缩测试方案，在该测试方案中输入/输出焊盘中与测试机探针接触的一个探针焊盘和至少一个不与测试机探针接触的探针外焊盘归为一个共同焊盘组，通过该探针焊盘使一个测试信号共同地输入/输出这些焊盘，该半导体器件包括至少一个开关元件连接在探针焊盘和探针外焊盘之间并且在测试时由一个开关控制信号导通，还包括多个输入输出缓冲器，每个缓冲器包括由一个缓冲器控制信号控制的一个输入缓冲器部分或输出缓冲器部分，至少一个探针外焊盘中的每个被测试焊盘的所述控制信号是单独的，所述输入缓冲器部分或输出缓冲器部分在测试信号输入或输出时被激活，该测试方法包括以下操作步骤导通位于探针焊盘和至少一个探针外焊盘中的被测试焊盘之间的所述开关元件，激活被测试焊盘的输入/输出缓冲器，取消输入/输出焊盘数量压缩测试状态；通过所述探针焊盘进行信号输出；并且从所述探针焊盘进行信号输出。
41.如权利要求40所述的半导体器件测试方法，其中所述输入/输出缓冲器的激活包括以下步骤在通过探针焊盘进行信号输入的步骤中激活被测试焊盘的输入缓冲器部分；在从探针焊盘中进行信号输出的步骤中激活被测试焊盘的输出缓冲器部分。
42.一种半导体器件测试方法，所述半导体器件适合输入/输出焊盘数量压缩测试方案，该测试方案中，输入/输出焊盘中要与测试机探针接触的一个探针焊盘和至少一个不与测试机探针接触的探针外焊盘归为一个共同焊盘组，通过该探针焊盘使一个测试信号共同地输入/输出这些焊盘，该半导体器件包括至少一个开关元件连接在探针焊盘和探针外焊盘之间并且在测试时由一个开关控制信号导通，还包括多个输入输出缓冲器，每个缓冲器包括由一个缓冲器控制信号控制的输出缓冲器部分，至少一个探针外焊盘中的每个被测试焊盘的所述控制信号是单独的，所述输出缓冲器部分在测试信号输出时被激活，该测试方法包括以下操作步骤导通所述探针焊盘和至少一个探针外焊盘中的一个被测试焊盘之间的所述开关元件，使被测试焊盘的输入/输出缓冲器停用；在输入/输出焊盘数量压缩测试状态下通过所述探针焊盘进行信号输入；激活被测试焊盘的输出缓冲器部分，并且在信号输出之前取消输入/输出焊盘数量压缩测试状态；并且从所述探针焊盘进行信号输出。
43.一种半导体器件测试方法，所述半导体器件适合输入/输出焊盘数量压缩测试方案，该测试方案中，输入/输出焊盘中要与测试机探针接触的一个探针焊盘和至少一个不与测试机探针接触的探针外焊盘归为一个共同焊盘组，通过该探针焊盘使一个测试信号共同地输入/输出这些焊盘，该半导体器件包括至少一个开关元件连接在探针焊盘和探针外焊盘之间并且在测试时由一个开关控制信号导通，还包括多个输入输出缓冲器，每个缓冲器包括由一个缓冲器控制信号控制的输出缓冲器部分，至少一个探针外焊盘中的每个被测试焊盘的所述控制信号是单独的，所述输出缓冲器部分在测试信号输出时被激活，该测试方法包括以下操作步骤在输入/输出焊盘数量压缩测试状态下通过所述探针焊盘进行信号输入；导通所述探针焊盘和至少一个探针外焊盘中的一个被测试焊盘之间的所述开关元件，激活被测试焊盘的输出缓冲器部分，并且在信号输出之前取消输入/输出焊盘数量压缩测试状态；并且从探针焊盘中进行信号输出。
44.一种半导体器件测试方法，所述半导体器件适合输入/输出焊盘数量压缩测试方案，该测试方案中，输入/输出焊盘中要与测试机探针接触的一个探针焊盘和至少一个不与测试机探针接触的探针外焊盘归为一个共同焊盘组，通过该探针焊盘使一个测试信号共同地输入/输出这些焊盘，所述方法包括以下操作步骤在输入/输出焊盘数量压缩测试状态下通过所述探针焊盘进行信号输入；取消输入/输出焊盘数量压缩测试状态；进行测试信号的输出，该测试信号已经在信号输入步骤处通过所述探针焊盘被输入给在至少一个探针外焊盘中的一个被测试焊盘；保持所述被测试焊盘的输入/输出缓冲器的停用状态，以便保持向所述被测试焊盘的测试信号输出；通过所述被测试焊盘进行信号输入；设定输入/输出焊盘数量压缩测试状态；并且从所述探针焊盘进行信号输出。
45.如权利要求44所述的半导体器件测试方法，其中所述保持所述被测试焊盘的所述输入/输出缓冲器的停用状态的步骤持续预定的时间。
全文摘要
本发明公开了一种半导体器件及其测试方法。具体地说，是一种多总线半导体器件以及其探针测试方法，该方法能够对半导体器件的各个焊盘进行DC测试同时基于输入/输出焊盘数量压缩测试方案能够处理足够数量的器件以便同时进行测量。该半导体器件包括连接在输入/输出焊盘P0－P4和测试线L0之间的开关元件SW0－SW4，从而在不与测试机探针Pr0接触的探针外焊盘P1－P4中选择任意组合的焊盘以相应于导通的开关元件的组合进行测试。使被测试焊盘的输入/输出缓冲器停用以断开它们的内部电路通道。导通相应的开关元件以使被测试探针外焊盘连接到和测试机探针Pr0接触的探针焊盘P0，用测试机TS测量这些探针的漏泄电流。
文档编号G01R31/04GK1467810SQ03120080
公开日2004年1月14日 申请日期2003年3月12日 优先权日2002年6月25日
发明者山本正治, 光明寺博介, 安田達, 石川幹郎, 祖父江功弥, 佐藤一, 古川千秋, 杉浦朗, 岩濑章弘, 功弥, 博介, 弘, 秋, 郎 申请人:富士通株式会社