专利名称：失效分析结构、其形成方法及其失效分析方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种失效分析结构、其形成方法及其失效分析方法。
背景技术：
随着半导体制造技术推进到深亚微米技术，半导体金属布线的层数越来越多，连接不同层金属布线的导电插塞数量也随之增加，因而导电插塞的尺寸减�。贾滦纬傻嫉绮迦耐ǹ椎目淌吹哪讯仍龃螅ǹ椎目淌床坏轿欢鱿秩毕荩涂赡艹鱿纸鹗舨枷呒浠チ峁沟亩下罚贾掳氲继迤骷氖�。为此，导电插塞的失效分析成为现在的研究热点，现有的失效分析方法主要采用电子束色差区分法，即电压衬度像技术(Voltage Contrast, VC)测试导电插塞是否有效地连接有两层金属层，通过电子束在导电插塞连接的其中一层金属层表面进行扫描，若导电插塞存在有断路缺陷，则体现为被扫描的金属层表面存在导电性质差，如金属层电位差，所述电位差将被转换成电子束亮度差，检测上述电子束亮度差及其亮度分界点即可判断导电插塞是否存在有断路缺陷及断路缺陷的位置。专利号为US5970167的美国专利，详细阐述了如何应用上述电压衬度像技术进行导电插塞的失效分析。具体的检测过程为提供待测试分析的半导体产品及其失效分析结构，包括基底；依次位于所述基底表面的第一金属层和第二金属层，所述第一金属层和第二金属层通过导电插塞进行连接。其中，所述第一金属层和第二金属层分别由多个金属块构成，且通过导电插塞将所述第一金属层金属块和第二金属层金属块依次相连，构成串联结构。所述失效分析结构中的导电插塞与半导体产品中的导电插塞是通过同一半导体工艺同时形成，所述导电插塞的数量和布局与所述半导体产品的导电插塞的数量和布局相同。具体地失效分析过程包括首先将所述失效分析结构进行剥层至暴露出第二金属层；将所述第二金属层的一端接地或接至其他固定电压，使整个串联结构的第一金属层和第二金属层都保持在等电位。接着，通过扫描电镜产生电子束，所述电子束入射至所述第二金属层，所述第二金属层在所述电子束的激发下产生二次电子。然后，利用信号收集系统收集所述第二金属层经电子激发后产生的二次电子，根据收集到的二次电子，利用图像显示和记录系统显示和记录所述最上层金属的二次电子图像。最后，对所述二次电子图像进行分析，若所述收集到的二次电子存在着亮度差，则说明所述失效分析结构中导电插塞存在有断路缺陷，导致整个串联的失效分析结构断开， 造成电位差，形成具有亮度差的二次电子图像。对应地，所述半导体产品中对应位置的导电插塞具有相同的断路缺陷。但是通过上述技术方案的失效分析结构对半导体产品的导电插塞进行失效分析时，常常出现分析结果不准确的问题。
发明内容
本发明解决的问题是提供一种失效分析结构、其形成方法及其失效分析方法，提高失效分析的准确度。为解决上述问题，本发明提供一种失效分析结构的形成方法，所述失效分析结构用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，包括提供基底，并在所述基底上形成第一金属层，所述第一金属层由分立的金属块构成；在所述第一金属层的金属块上依次形成第一绝缘层及第二金属层，所述第一绝缘层内具有贯穿其厚度的第一导电插塞，所述第二金属层由分立的金属块构成，所述第二金属层金属块通过第一导电插塞与第一金属层金属块依次相连构成串联结构；在所述第二金属层上形成第二绝缘层及位于所述第二绝缘层内的第二导电插塞， 所述第二导电插塞与第二金属层金属块相连；在所述第二绝缘层上形成测试金属层，所述测试金属层由分立的金属块构成，所述测试金属层金属块通过第二导电插塞与第二金属层金属块一一对应相连。可选的，所述第一金属层与半导体产品中一层金属层通过同一工艺步骤同时形成。可选的，所述第二金属层和第一金属层的数量关系为以下之一所述第一金属层金属块的数量比第二金属层金属块数量少一个；所述第二金属层金属块的数量比第一金属层金属块数量少一个；所述第二金属层金属块的数量等于第一金属层金属块数量。可选的，所述第二导电插塞的尺寸不小于所述第一导电插塞的尺寸。可选的，所述测试金属层金属块的面积不大于所述第二金属层金属块面积。
可选的，还包括在所述测试金属层上形成有介质层。本发明还提供一种失效分析结构，用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，包括基底；依次位于所述基底表面的第一金属层和第二金属层，所述第一金属层及第二金属层分别由多个分立的金属块构成，通过第一导电插塞依次连接第一金属层金属块和第二金属层金属块形成串联结构，所述失效分析结构中的第一导电插塞与半导体产品中的导电插塞的数量及布局相同；所述第二金属层上形成有测试金属层，所述测试金属层由多个金属块构成，所述测试金属层的金属块通过第二导电插塞与所述第二金属层的金属块对应一一连接。可选的，所述第一金属层和第二金属层间形成有第一绝缘层，第一导电插塞位于所述第一绝缘层间，用于电连接第一金属层和第二金属层，所述第二金属层和所述测试金属层间形成有第二绝缘层，第二导电插塞位于所述第二绝缘层间，用于电连接第二金属层和测试金属层。可选的，所述第一金属层金属块与半导体产品中一层金属层金属块的数量与布局相同。可选的，所述第一金属层金属块与半导体产品中一层金属层金属块的数量与布局相同。可选的，所述第二金属层和第一金属层的数量关系为以下之一所述第一金属层金属块的数量比第二金属层金属块数量少一个；所述第二金属层金属块的数量比第一金属层金属块数量少一个；所述第二金属层金属块的数量等于第一金属层金属块数量。可选的，所述第二导电插塞的尺寸不小于所述第一导电插塞的尺寸。可选的，所述测试金属层金属块的面积不大于所述第二金属层金属块面积。可选的，所述测试金属层上还形成有介质层。本发明还提供一种所述失效分析结构的失效分析方法，用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，包括提供半导体产品及其对应的失效分析结构，所述失效分析结构中的第一导电插塞与半导体产品中的导电插塞具有相同的数量及布局；对所述失效分析结构进行剥层至暴露出测试金属层；将所述测试金属层的一端连接至固定电压；将电子束入射至所述测试金属层，所述测试金属层在所述入射电子束的轰击下， 产生二次电子；收集所述测试金属层产生的二次电子，记录和显示所述二次电子图像；对所述二次电子图像进行分析若所述二次电子图像中存在有亮度差，则其亮度分界点所在的第一导电插塞存在有断路缺陷，对应地，所述半导体产品上对应位置的导电插塞存在有断路缺陷。可选的，所述固定电压为接地端。可选的，所述电子束通过电子枪形成，所述电子枪施加的电压为3 10KV，使电子束的电流为10 20μΑ。可选的，若所述测试金属层的二次电子图象不存在有亮度差，则所述失效分析结构中的第一导电插塞不存在有断路缺陷，所述半导体产品的导电插塞不存在断路缺陷。可选的，若所述二次电子图像中存在有亮度差，且以所述亮度分界点为界，靠近固定电压一端的测试金属层的亮度高于远离固定电压一端的测试金属层的亮度。与现有技术相比，具有如下优点本发明失效分析结构及其失效分析方法仅需要暴露出测试金属层，不需要进行剥层至第二金属层，不会损害所述第二金属层，提高分析结果的准确性；同时，不会对第二绝缘层和第一绝缘层造成损害，进一步提高分析结果的准确性。进一步地，所述第二导电插塞的尺寸不小于所述第一导电插塞的尺寸，降低第二导电插塞的工艺难度，避免因第二导电插塞的接触不良导致的分析结果不准确的问题。最后，所述测试金属层金属块面积不大于所述第二金属层金属块面积，减小因剥层需暴露出的测试金属层面积过大，导致的剥层不均勻。
图1为本发明失效分析结构的形成方法流程示意图。图2至图8为本发明一个实施例的失效分析结构的形成方法结构示意图。图9至图14为本发明一个实施例的失效分析结构示意图。图15为本发明失效分析方法流程示意图。图16至图17为本发明一个实施例的失效分析方法示意图。
具体实施例方式使用现有技术方案的失效分析结构进行失效分析时，常常出现分析结果不准确的问题。发明人发现，是因为现有技术必须要将失效分析结构进行剥层，直至暴露出失效分析结构待扫描的金属层，由于失效分析结构中金属层面积较大，如果剥层时磨不均勻的话，会破坏所述金属层，使得分析结果具有不准确性；同时，位于互连金属层间的绝缘物质材质较软，剥层工艺会导致失效分析结构形貌发生变形，不利于分析结果。为解决上述问题，本发明提供一种失效分析结构的形成方法，所述失效分析结构用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，如图1所示包括执行步骤S101，提供基底，并在所述基底上形成第一金属层，所述第一金属层由分立的金属块构成。执行步骤S102，在所述第一金属层的金属块上依次形成第一绝缘层及第二金属层，所述第一绝缘层内具有贯穿其厚度的第一导电插塞，所述第二金属层由分立的金属块构成，所述第二金属层金属块通过第一导电插塞与第一金属层金属块依次相连构成串联结构。执行步骤S103，在所述第二金属层上形成第二绝缘层及位于所述第二绝缘层内的第二导电插塞，所述第二导电插塞与第二金属层金属块相连。执行步骤S104，在所述第二绝缘层上形成测试金属层，所述测试金属层由分立的金属块构成，所述测试金属层金属块通过第二导电插塞与第二金属层金属块一一对应相连。为了使本领域技术人员可以更好的理解本发明的实质，使本发明更加清楚，下面结合附图详细说明本发明具体实施方式
的半导体器件的失效分析结构的形成方法。本发明中所提供的失效分析结构是用于分析上述半导体产品中的导电插塞是否有效连接半导体产品中与其对应的两层金属层。作为一个实施例，选定半导体产品中一层导电插塞，及与其对应连接的两层金属层，分别为上层金属层和下层金属层。以下所提及的半导体产品中的导电插塞均为选定的该层导电插塞。如图2所示提供基底001，所述基底001可以选自N型硅基底、P型硅基底、绝缘层上的硅(SOI)或者还可以包括其它的材料，例如砷化镓等III-V族化合物。继续参考图2，在所述基底001上形成第一金属层002，所述第一金属层002由多个分立互相绝缘的金属块构成。本实施例中，所述第一金属层002与半导体产品中的下层金属层通过同一工艺步骤同时形成，且所述第一金属层002的金属块可以与所述下层金属层的金属块的数量和布局相同。作为其他实施例，所述第一金属层002也可以采用独立的形成工艺，及不同于所述下层金属层金属块的数量和布局。所述第一金属层002的具体工艺可以为首先在所述基底001上形成绝缘层，并对所述绝缘层进行图案化处理，在所述绝缘层内形成通孔；最后对所述通孔填充金属物质，形成若干数目的分立金属块，形成第一金属层002。如图3所示，在所述第一金属层002上形成第一绝缘层003，所述第一绝缘层003 可以为氧化硅或其他的介电材料；对所述第一绝缘层003进行图案化处理，形成暴露出第一金属层002部分表面的第一通孔，所述第一通孔的数量和布局和半导体产品中导电插塞的数量和布局是相同的；最后对所述第一通孔填充金属，形成与第一金属层002电连接的第一导电插塞004 ；所述第一导电插塞004与半导体产品中的导电插塞具有相同的数量和布局，即若所述半导体产品中存在有未能有效连接的导电插塞，则所述失效分析结构中，对应位置的第一导电插塞004同样未能有效连接。如图4所示，在所述第一绝缘层003上形成第二金属层005，所述第二金属层005 由多个分立互相绝缘的金属块构成。本实施例中，所述第二金属层005中的每个金属块通过第一导电插塞004连接相邻的两个第一金属层002的金属块，通过所述第一导电插塞004 依次将第一金属层002金属块和第二金属层005金属块首尾相连构成串联结构，且所述第一导电插塞004仅用于电连接一个第一金属层002金属块和一个第二金属层005金属块。所述第二金属层005的具体工艺可以为首先在形成有第一导电插塞004的第一绝缘层003上形成绝缘层，并对所述绝缘层进行图案化处理，在所述绝缘层内形成通孔，最后对所述通孔填充金属物质，形成若干数目的分立金属块，即形成第二金属层005。其中，所述由第一金属层002和第二金属层005的数量关系可为以下三种情况。如图4所示，所述第一金属层002金属块的数量比第二金属层005金属块数量少一个，即第二金属层005两端的金属块仅连接有一个第一金属层002的金属块。所述串联结构还可以如图5所示，所述第二金属层005金属块的数量比第一金属层002金属块数量少一个，即第一金属层002两端的金属块仅连接有一个第二金属层005 的金属块。或者还可以如图6所示，所送第二金属层005金属块的数量等于第一金属层002
金属块数量。如图7所示，在所述第二金属层005上形成第二绝缘层006，所述第二绝缘层006 可以为氧化硅或其他的介电材料；对所述第二绝缘层006进行图案化处理，形成暴露出第二金属层005金属块部分表面的第二通孔，所述第二通孔与每个第二金属层005的金属块对应相连；最后对所述第二通孔填充金属，形成与第二金属层002的金属块电连接的第二导电插塞007。如图8所示，在所述第二绝缘层006上形成测试金属层008，测试金属层008由多个分立互相绝缘的金属块构成，所述测试金属层008金属块通过第二导电插塞007与所述第二金属层005金属块一一对应电连接。形成有所述测试金属层005后，还包括在其上还形成介质层，此处不详细叙述。为了使得后续形成的第二导电插塞007与测试金属层008的形成工艺不对所述失效分析结构的分析结果造成影响，所述第二导电插塞007的尺寸不小于所述第一导电插塞 004的尺寸，以避免固所述第二导电插塞尺寸小导致工艺难度增加，易造成第二导电插塞6/10 页
007的连接失效。同时，所述测试金属层008金属块面积不大于所述第二金属层005金属块面积，避免因剥层需暴露出的测试金属层008面积过大，导致的剥层不均勻的问题。本发明还提供一种所述失效分析结构的形成方法形成的失效分析结构，用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，包括基底；依次位于所述基底表面的第一金属层和第二金属层，所述第一金属层及第二金属层分别由多个分立的金属块构成，通过第一导电插塞依次连接第一金属层金属块和第二金属层金属块形成串联结构，所述失效分析结构中的第一导电插塞与半导体产品中的导电插塞的数量及布局相同；所述第二金属层上形成有测试金属层，所述测试金属层由多个金属块构成，所述测试金属层的金属块通过第二导电插塞与所述第二金属层的金属块对应一一连接。为了使本领域技术人员可以更好的理解本发明的实质，使本发明更加清楚，下面结合附图详细说明本发明具体实施方式
的半导体器件的失效分析结构及其分析方法。本发明中所提供的失效分析结构是用于分析上述半导体产品中的导电插塞是否有效连接半导体产品中与其对应的两层金属层。作为一个实施例，选定半导体产品中一层导电插塞，及与其对应连接的两层金属层，分别为上层金属层和下层金属层。以下所提及的半导体产品中的导电插塞均为选定的该层导电插塞。 首先，如图9所示为本发明失效分析结构，包括基底(未图示)，及位于所述基底上的第一金属层110和第二金属层120，所述第一金属层110由多个分立且相互绝缘的金属块构成。同样地，所述第二金属层120由多个分立且相互绝缘的金属块构成。所述第一金属层110和第二金属层120间还形成有第一绝缘层，且通过位于所述第一绝缘层内的第一导电插塞210依次将所述第一金属层110与第二金属层120中的对应金属块进行电连接形成串联结构，且所述第一导电插塞210仅用于电连接一个第一金属层 110金属块和一个第二金属层120金属块。作为其他实施例，所述第一金属层110的下层还可以包含有其他的金属层结构。其中，所述第一金属层110金属块可以与所述半导体产品中下层金属层的金属块的数量和布局相同。作为其他实施例，所述第一金属层110也可以不同于所述下层金属层金属块的数量和布局。同时所述第一导电插塞210与半导体产品中的导电插塞具有相同的数量和布局， 即若所述半导体产品中存在有未能有效连接的导电插塞，则所述失效分析结构中，对应位置的第一导电插塞210同样未能有效连接。继续图9，所述失效分析结构还包括依次位于所述第二金属层120上的第二导电插塞220和测试金属层130，所述测试金属层130由多个分立且相互绝缘的金属块构成。所述测试金属层130和第二金属层120间形成有第二绝缘层，且通过位于所述第二绝缘层间的第二导电插塞220将所述测试金属层130与第二金属层120中的对应金属块进行电连接。其中，所述测试金属层130的金属块与第二金属层120的金属块为一一对应连接关系。所述失效分析结构具有第一端和第二端。本实施例中，所述失效分析结构的第一
9端和第二端分别为测试金属层130的A端和B端。如图10和图11所示，为本发明失效分析结构中失效分析结构的第一金属层110 和第二金属层120。本图示出的第一金属层110和第二金属层120均为阵列式结构，作为其他实施例，也可以为其他排布的结构。如图12所示，为图9所示的失效分析结构的001处的剖面图。依次包括第一金属层110，及依次位于所述第一金属层110上的第一导电插塞210、第二金属层120、第二导电插塞220和测试金属层130，所述第一金属层110、第二金属层120及测试金属块130分别包括一个或一个以上的金属块，并分别通过绝缘物质相互绝缘。所述第一导电插塞210将第一金属层110和第二金属层120中对应的金属块进行电连接形成串联结构，所述第二导电插塞220将第二金属层120和测试金属层130中对应的金属块进行电连接。其中，所述由第一金属层110和第二金属层120的数量关系可为以下三种情况。如图12所示，所述第一金属层110金属块的数量比第二金属层120金属块数量少一个，即第二金属层120两端的金属块仅连接有一个第一金属层110的金属块。所述数量关系可以如图13所示，所述第二金属层120金属块的数量比第一金属层 110金属块数量少一个，即第一金属层110两端的金属块仅连接有一个第二金属层120的金属块。所述数量关系还可以如图14所示，所述第二金属层120金属块的数量等于第一金属层110金属块数量。为了使得所述第二导电插塞220与测试金属层130的结构不对所述失效分析结构的分析结果造成影响，所述第二导电插塞220的尺寸大于或等于所述第一导电插塞210的尺寸，以避免因所述第二导电插塞220尺寸小导致形成工艺难度增加，造成第二导电插塞 220的连接失效。同时，所述测试金属层130金属块的面积不大于所述第二金属层120金属块面积， 避免因剥层需暴露出的测试金属层130面积过大，导致的剥层不均勻的问题。本发明还提供一种所述失效分析结构的失效分析方法，用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，包括执行步骤S201，提供半导体产品及其对应的失效分析结构，所述失效分析结构中的第一导电插塞与半导体产品中的导电插塞具有相同的数量及布局。执行步骤S202，对所述失效分析结构进行剥层至暴露出测试金属层。执行步骤S203，将所述测试金属层的一端连接至固定电压。执行步骤S204，将电子束入射至所述测试金属层，所述测试金属层在所述入射电子束的轰击下，产生二次电子。执行步骤S205，收集所述测试金属层产生的二次电子，记录和显示所述二次电子图像。执行步骤S206，对所述二次电子图像进行分析若所述二次电子图像中存在有亮度差，则其亮度分界点所在的第一导电插塞存在有断路缺陷，对应地，所述半导体产品上对应位置的导电插塞存在有断路缺陷。
本发明一具体实施例的失效分析方法是利用扫描电镜进行失效分析，现有技术中扫描电镜包括电子光学系统，扫描系统，信号收集系统，图像显示和记录系统。电子光学系统由电子枪、聚光镜、物镜和样品室等部件组成，它的作用是将电子枪发射的电子束聚焦成亮度高、直径小的入射电子束来轰击样品，使样品产生各种物理信号，例如电子信号，该电子信号包括二次电子、背射电子、透射电子、吸收电子等。扫描系统是扫描电镜的特殊部件， 它由扫描发生器和扫描线圈组成，它的作用是1)使入射电子束在失效分析结构表面扫描，并使阴极射线显像管电子束在荧光屏上作同步扫描，2)改变入射电子束在失效分析结构表面的扫描振幅，从而改变扫描像的放大倍数。信号收集系统包括电子收集器，例如二次电子侦测器，常见的电子收集器是由闪烁体、光导管和光电倍增管等组成的部件，其作用是将电子信号收集起来，然后成比例地转换成光信号，经放大后转换成电信号输出，这种电信号就用来作为扫描像的调制信号。图像显示和记录系统是将信号收集器输出的电信号呈比例地转换为阴极射线显像管电子束强度的变化，这样就在荧光屏上得到一幅与失效分析结构扫描点产生的某一种物理讯号成正比例的亮度变化的扫描像，或者用照相的方式记录下来。本发明进行失效分析中使用的图像为扫描电镜的二次电子图像，二次电子侦察器收集失效分析结构在入射电子束激发下产生的二次电子，由图像显示和记录系统显示和记录二次电子图像。下面详细说明本发明具体实施例的失效分析方法。首先，如图9所示提供待分析的半导体产品及其失效分析结构，所述失效分析结构的具体结构可以参考前述。所述失效分析结构通过第一导电插塞210将第一金属层110 金属块和第二金属层120金属块依次电连接形成串联结构，且通过第二导电插塞220将第二金属层120金属块和测试金属层130金属块依次一一对应电连接。所述第一导电插塞 210的数量和布局与待检测分析的半导体产品中的导电插塞的数量和布局相同。所述失效分析结构中第二导电插塞220的尺寸不小于所述第一导电插塞210的尺寸，且所述测试金属层130的面积不大于所述第二金属层120的面积。其中，所述失效分析结构还包括位于所述测试金属层130上的介质层或其他半导体器件(未图示)。所述失效分析结构具有第一端和第二端。本实施例中，所述失效分析结构的第一端和第二端分别为测试金属层130的A端和B端。如图16所示，对所述失效分析结构进行剥层至暴露出测试金属层130，并选择所述失效分析结构的一端连接至固定电压，如接地端或其他固定电压。本实施例中，将暴露出的测试金属层130的A端连接至接地端，则整个串联的失效分析结构电位都保持在零电位。 本实施例中，仅暴露出的测试金属块130能够接收到入射电子束，位于所述测试金属块130 下的第一金属层110和第二金属层120因为绝缘物质的阻挡，无法接收到所述电子束。接着，使扫描电镜的电子枪出射电子束，对电子枪施加的电压为3 10KV，使电子束的电流为10 20 μ Α,在此电压和电流范围内，可以对所述失效分析结构中第一导电插塞210中存在的断路缺陷进行分析，进而可以对半导体产品中的导电插塞的断路缺陷进行分析。在一具体实施例中，对电子枪施加的电压为8KV，电子束的电流为ΙΟμΑ。从电子枪出射的电子束经扫描电镜的扫描系统后入射至失效分析结构，扫描系统使入射电子束在失效分析结构的测试金属层130表面扫描。接着，收集所述测试金属层130经电子激发后产生的二次电子，记录和显示所述测试金属层130的二次电子图像。本实施例中，利用信号收集系统的电子收集器，例如二次电子侦察器，收集二次电子信号，然后成比例地将二次电子信号转换成光信号，经放大后转换成电信号输出，这种电信号就用来作为扫描像的调制信号。在收集二次电子信号时，由于二次电子向各个方向发射，此时在电子收集器前施加偏压使二次电子向一个方向偏转，可以在某一方向收集二次电子信号，在本实施例中，在与失效分析结构的测试金属层130表面呈30° 50°的方向收集二次电子。优选的，在与失效分析结构的测试金属层130表面呈35°的方向收集二次电子。收集所述二次电子图像时，可以通过调节二次电子图像显现仪器的电压和对比度使所述二次电子图像显现高亮状态。最后，对所述二次电子图像进行分析。参考图16，若二次电子图像中，所述测试金属层130不具有亮度差，所显示的为均一亮度，则说明所述失效分析结构的第一导电插塞 210不存在有断路缺陷，对应地，所述半导体产品中的导电插塞也不存在有断路缺陷。参考图17，若所述二次电子图像中，所述测试金属层130存在有亮度差，则其对应的亮度分界点位置则存在有断路缺陷。本实施例中，以位置002为界，所述测试金属层130 的亮度分为两段，靠近A端的的测试金属层130为高亮状态，而靠近B端的测试金属层130 为暗黑状态，则所述高亮状态和暗黑状态的分界点所在的第一导电插塞210存在着断路缺陷，对应地，半导体产品中对应位置的导电插塞也存在有断路缺陷。结合图17具体原理如下因为A端接地，靠近A端的测试金属层130及与其连接第一金属层110和第二金属层120处于接地状态，入射至所述测试金属层130的电子束将传输至接地端(换言之，是从接地端拉上正电荷与电子束中和)，使得所述靠近A端的测试金属层130因接收入射电子束产生的二次电子较少；因为所述位置002存在有连接断路缺陷，使得靠近B端的测试金属层130及与其连接第一金属层110和第二金属层120未与接地端相连，为悬空状态，入射至所述近靠近B端的测试金属层130电子束不能被传输至接地端(换言之，没有正电荷与电子束中和)，则使得所述靠近B端的测试金属层130因接收入射电子束产生的二次电子数目较多。通过比较，所述靠近B端的测试金属层130比靠近A 端的测试金属层130具有更多的二次电子数目，则所述靠近B端的测试金属层130的电位小于靠近A端的测试金属层130的电位，即所述靠近B端的测试金属层130具有负电位，靠近A端的测试金属层130具有零电位。在二次电子图像中，电压差则表现为二次电子图像的亮度差，电位高的具有较大的亮度。最后从二次图像的亮度差可以判断出电压差的分界点，所述分界点则为失效分析结构中第一导电插塞210的断路缺陷所在位置，对应地，半导体产品中对应位置处的导电插塞也存在有断路缺陷。与现有技术相比，具有如下优点本发明失效分析结构及其失效分析方法仅需要暴露出测试金属层，不需要进行剥层至第二金属层，不会损害所述第二金属层，提高分析结果的准确性；同时，不会对第二绝缘层和第一绝缘层造成损害，进一步提高分析结果的准确性。进一步地，所述第二导电插塞的尺寸不大于所述第一导电插塞的尺寸，降低工艺难度，避免因第二导电插塞的接触不良导致的分析结果不准确的问题。最后，所述测试金属层金属块的面积不大于所述第二金属层金属块面积，减小固剥层需暴露出的测试金属层面积过大，导致的剥层不均勻。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范 1权利要求
1.一种失效分析结构的形成方法，所述失效分析结构用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，其特征在于，包括提供基底，并在所述基底上形成第一金属层，所述第一金属层由分立的金属块构成；在所述第一金属层的金属块上依次形成第一绝缘层及第二金属层，所述第一绝缘层内具有贯穿其厚度的第一导电插塞，所述第二金属层由分立的金属块构成，所述第二金属层金属块通过第一导电插塞与第一金属层金属块依次相连构成串联结构；在所述第二金属层上形成第二绝缘层及位于所述第二绝缘层内的第二导电插塞，所述第二导电插塞与第二金属层金属块相连；在所述第二绝缘层上形成测试金属层，所述测试金属层由分立的金属块构成，所述测试金属层金属块通过第二导电插塞与第二金属层金属块一一对应相连。
2.根据权利要求1所述失效分析结构的形成方法，其特征在于，所述第一金属层与半导体产品中一层金属层通过同一工艺步骤同时形成。
3.根据权利要求1所述失效分析结构的形成方法，其特征在于，所述第二金属层和第一金属层的数量关系为以下之一所述第一金属层金属块的数量比第二金属层金属块数量少一个；所述第二金属层金属块的数量比第一金属层金属块数量少一个；所述第二金属层金属块的数量等于第一金属层金属块数量。
4.根据权利要求1所述失效分析结构的形成方法，其特征在于，所述第二导电插塞的尺寸不小于所述第一导电插塞的尺寸。
5.根据权利要求1所述失效分析结构的形成方法，其特征在于，所述测试金属层金属块的面积不大于所述第二金属层金属块面积。
6.根据权利要求1所述失效分析结构的形成方法，其特征在于，还包括在所述测试金属层上形成有介质层。
7.一种失效分析结构，用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，其特征在于，包括基底；依次位于所述基底表面的第一金属层和第二金属层，所述第一金属层及第二金属层分别由多个分立的金属块构成，通过第一导电插塞依次连接第一金属层金属块和第二金属层金属块形成串联结构，所述失效分析结构中的第一导电插塞与半导体产品中的导电插塞的数量及布局相同；所述第二金属层上形成有测试金属层，所述测试金属层由多个金属块构成，所述测试金属层的金属块通过第二导电插塞与所述第二金属层的金属块对应一一连接。
8.根据权利要求7所述失效分析结构，其特征在于，所述第一金属层和第二金属层间形成有第一绝缘层，第一导电插塞位于所述第一绝缘层间，用于电连接第一金属层和第二金属层，所述第二金属层和所述测试金属层间形成有第二绝缘层，第二导电插塞位于所述第二绝缘层间，用于电连接第二金属层和测试金属层。
9.根据权利要求7所述失效分析结构，其特征在于，所述第一金属层金属块与半导体产品中一层金属层金属块的数量与布局相同。
10.根据权利要求7所述失效分析结构，其特征在于，所述第一金属层金属块与半导体产品中一层金属层金属块的数量与布局相同。
11.根据权利要求7失效分析结构，其特征在于，所述第二金属层和第一金属层的数量关系为以下之一所述第一金属层金属块的数量比第二金属层金属块数量少一个；所述第二金属层金属块的数量比第一金属层金属块数量少一个；所述第二金属层金属块的数量等于第一金属层金属块数量。
12.根据权利要求7所述失效分析结构，其特征在于，所述第二导电插塞的尺寸不小于所述第一导电插塞的尺寸。
13.根据权利要求7所述失效分析结构，其特征在于，所述测试金属层金属块的面积不大于所述第二金属层金属块面积。
14.根据权利要求7所述失效分析结构，其特征在于，所述测试金属层上还形成有介质层。
15.一种如权利要求7所述失效分析结构的失效分析方法，用于对半导体产品中的导电插塞进行失效分析，所述导电插塞用于电连接半导体产品中相邻的两层金属层的金属块，其特征在于，包括提供半导体产品及其对应的失效分析结构，所述失效分析结构中的第一导电插塞与半导体产品中的导电插塞具有相同的数量及布局；对所述失效分析结构进行剥层至暴露出测试金属层；将所述测试金属层的一端连接至固定电压；将电子束入射至所述测试金属层，所述测试金属层在所述入射电子束的轰击下，产生二次电子；收集所述测试金属层产生的二次电子，记录和显示所述二次电子图像；对所述二次电子图像进行分析若所述二次电子图像中存在有亮度差，则其亮度分界点所在的第一导电插塞存在有断路缺陷，对应地，所述半导体产品上对应位置的导电插塞存在有断路缺陷。
16.根据权利要求15所述失效分析方法，其特征在于，所述固定电压为接地端。
17.根据权利要求15所述失效分析方法，其特征在于，所述电子束通过电子枪形成，所述电子枪施加的电压为3 10KV，使电子束的电流为10 20 μ A。
18.根据权利要求15所述失效分析方法，其特征在于，若所述测试金属层的二次电子图象不存在有亮度差，则所述失效分析结构中的第一导电插塞不存在有断路缺陷，所述半导体产品的导电插塞不存在断路缺陷。
19.根据权利要求15所述失效分析方法，其特征在于，若所述二次电子图像中存在有亮度差，且以所述亮度分界点为界，靠近固定电压一端的测试金属层的亮度高于远离固定电压一端的测试金属层的亮度。
全文摘要
本发明提供一种失效分析结构的形成方法，包括提供基底，并在所述基底上形成第一金属层；在所述第一金属层上依次形成第一导电插塞及第二金属层，所述第二金属层通过第一导电插塞与第一金属层依次相连构成串联结构；在所述第二金属层上形成第二绝缘层及第二导电插塞，所述第二导电插塞与第二金属层相连；在所述第二绝缘层上形成测试金属层，所述测试金属层通过第二导电插塞与第二金属层相连。本发明还提供一种失效分析结构及其失效分析方法。本发明失效分析结构和失效分析方法仅需要暴露出测试金属层，不会损害第二金属层，提高失效分析结果的准确性。
文档编号G01R31/307GK102446901SQ20101050936
公开日2012年5月9日 申请日期2010年10月14日 优先权日2010年10月14日
发明者梁山安, 牛崇实 申请人:中芯国际集成电路制造(上海)有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
