专利名称：一种处理器芯片频率的筛选方法
技术领域：
本发明涉及一种处理器芯片频率处理技术，特别是，具体涉及一种利用扫描链装置输入指令级功能测试向量的进行处理器芯片频率筛选的方法。
背景技术：
芯片的频率测试是指根据芯片自身功能正常运行时的最高频率对芯片产品进行 分类的过程。随着深亚纳米制造工艺的发展，由生产制造缺陷所引起的芯片性能偏差越来 越大。一般来说，高性能芯片(如处理器芯片等)，在生产出来之后，到用户手中之前，都需 要对芯片的频率进行筛�。窗凑詹煌男酒δ芷德剩孕酒衅蓝ê头肿椋⒍孕酒� 价格进行划分频率高的，市场价格也高；频率低的，价格也低一些。由上所述，频率筛选将 对芯片标定不同的工作频率，针对不同运行环境选择相应频率的芯片，从而降低芯片成本。芯片出现不同频率，通常是由芯片的线延迟和门延迟在实际生产环境下会有略微 的差异造成的。传统方法上，芯片频率的评定和分组是在板级系统上来完成的，但是利用板 级测试方法比较复杂，而且需要设计专门的稳定而可靠的测试系统(如处理程序和测试插 口等)，另外，该方法用于大规模芯片频率筛选时的成本很高。另外，目前科研学术界提出一些利用结构测试向量(扫描测试向量)进行芯片频 率筛选的方法，但由于结构测试向量和实际运行的指令并不相同，因此需要不断的进行频 率校正，而且针对不同的工艺需要有不同的结构测试向量。即使校正后的结构测试向量也 不能完全的反映芯片的运行频率，因此该方法尚未成熟，得出的芯片频率也缺乏准确性。
发明内容
本发明的目的之一在于提供一种处理器芯片频率筛选的方法，其是一种指令级的 测试方法，其方法简单，又降低成本，比结构测试方法更准确、有效。为了实现上述目的，本发明提供了一种处理器芯片频率的筛选方法，包括以下步 骤步骤S001，依据物理关键路径覆盖率优化得到用于进行频率筛选的指令级功能测
试向量；步骤S002，通过扫描链装置将所述用于频率筛选的指令级功能测试向量写入所述 处理器芯片高速缓存中；步骤S003，在自动测试仪器上为所述处理器芯片配置相位锁定环高速时钟，执行 所述高速缓存中的指令级功能测试向量进行频率筛�。蓝ㄋ龃砥餍酒钠德实荡�。较优地，本发明的处理器芯片频率筛选方法，还包括以下步骤 步骤S004，通过对所述处理器芯片抽样并进行板级功能测试，获得频率偏差，校正 并标定所述处理器芯片的最终频率。。 在本发明的处理器芯片频率的筛选方法中，利用物理关键路径覆盖率优化得到 于用于进行频率筛选的指令级功能测试向量，通过扫描链装置将测试向量需要的指令和数据填充到处理器芯片的一级指令高速缓存、一级数据高速缓存和二级高速缓存中，随后 启动相位锁定环(Phase Locked Loop, PLL)高速时钟，在实速状态下通过自动测试仪器 (Automatic Test Equipment,ATE)运行指令级功能测试程序，最终通过分析程序的运行结 果，评估芯片能否运行于该频率，从而实现了处理器芯片的频率筛选。其是一种准确、有效、 简单、低成本的芯片频率筛选方法，比传统的ATE高速功能测试方法简单，比基于板级系统 的频率测试成本低很多，比结构测试方法更准确、有效。
图1为本发明具体实施例的芯片频率筛选方法的流程图；图2为本发明具体实施例的路径覆盖率对指令级功能测试向量的优化的方法流 程图；图3为本发明具体实施例的扫描链与高速缓存之间的关系图；图4为本发明具体实施例的通过扫描链将指令级功能测试向量写入处理器内高 速缓存的方法流程图；图5为本发明具体实施例的执行处理器芯片内高速缓存中的指令级功能测试向 量进行频率筛选的方法流程图；图6为本发明具体实施例的图5评定的芯片频率进行校正的方法流程图。
具体实施例方式下面将结合各个附图，依次对图1中的本发明的芯片频率筛选方法的具体实施方 法做进一步详细描述。一、步骤SOOl 优化得到用于进行频率筛选的指令级功能测试向量优化得到用于进行频率筛选的指令级功能测试向量是本发明方法中非常重要的 步骤。由于指令级功能测试向量将被填充到处理器的高速缓存中而测试芯片频率，因此，用 于进行频率筛选的指令级功能测试向量有如下五方面的限制和要求(1)指令级功能测试向量是针对处理器的各关键功能部件专门设计的。例如对于 浮点运算部件而言，需要针对各种运算情况设计浮点运算的指令，包括浮点加减、浮点乘、 浮点除等，而这些运算不仅要包括正常输入的情况，而且包括各种边界运算的情况。(2)指令级功能测试向量包含测试出错判断。当处理器运行在当前频率下，如果测试过程中出现错误，该芯片的测试结果信号将被置位。(3)指令级功能测试向量的容积不能太大。为了实现实速测试处理器，指令级功能 测试向量都存放在处理器内部的高速缓冲存储器中，如处理器中的一级指令缓存、一级数 据缓存和二级缓存等，因此，测试向量的容积受高速缓存大小的限制。(4)指令级功能测试向量中引用的地址都为缓存内的实地址。为了让芯片能实速 运行，必须要求在测试过程中不再读取片外测试数据，而仅从缓存中读�。虼艘蟛馐猿� 序中引用的地址空间限制在缓存范围内，以保证地址有效。(5)指令级功能测试向量不包含例外、中断等指令。由于频率测试需要实速测试以 求得芯片频率，因此指令级功能测试向量运行过程中不能出现中断或例外处理。例如访内 存的载入指令(load)，存储指令(store)等都不应出现在指令级功能测试向量中。
综上所述，用于进行频率筛选的指令级功能测试向量的设计和生成过程需要考虑 的因素很多，设计难度很大。为了得到用于进行频率筛选的指令级功能测试向量，减少芯片 频率筛选的误差，本方法依据物理关键路径覆盖率进行优化。其中，物理关键路径是根据芯 片中各个电路器件单元的物理位置选取时序最紧的一个路径集合，物理关键路径覆盖率将 作为指令级功能测试向量优化的依据和反�。绻丶肪兜母哺锹试礁撸得髌德噬秆� 的结果误差将更小。因此，物理关键路径覆盖率是优化指令级功能测试向量的重要依据。图2所示根据本具体实施例说明依据物理关键路径覆盖率优化得到用于进行频 率筛选的指令级功能测试向量的流程图。该过程是在网表级仿真环境下完成的，其步骤如 下 步骤S101，处理器芯片进入正常工作模式，将正常指令级功能测试向量写入所述 处理器芯片的高速缓存中。将正常指令级功能测试向量正常功能指令集(即指令级功能测试向量)通过扫描 链将当前的测试指令和数据写入到处理器芯片的高速缓冲存储器中，通过芯片的锁相环启 动高速时钟，配置控制信号，对芯片进行复位使芯片进入功能模式，配置芯片内部控制触发 器，并进入步骤S102。步骤S102，执行指令级功能测试向量，并评估物理关键路径覆盖率。执行芯片高速缓存中的指令级功能测试向量，并根据物理关键路径的信息，分析 并评估当前指令级功能测试向量的路径覆盖率，其计算方法如下
测试路径覆盖率
路径总数其中，路径总数是指从芯片的物理版图中挑选出来的物理关键路径的总数目。已 覆盖路径是指某一时刻该路径上的每条线的逻辑值均同时发生了翻转，即由0跳变到1，或 由1跳变到0。已覆盖路径数是指在功能测试向量运行过程中已覆盖路径的总数目。判断物理关键路径覆盖率是否满足要求。如果路径覆盖率过低而未达到要求，那 么进入步骤S104 ；如果路径覆盖率达到要求，那么进入步骤S105。步骤S104，调整指令级功能测试向量。根据路径覆盖率的检测结果对功能测试进行调整，有针对性的调整功能指令测试 向量以覆盖更多的物理关键路径，提高频率筛选的准确度，随后进入步骤S102。步骤S105，得到优化后的用于进行频率筛选的指令级功能测试向量，优化完毕。综上所述，为根据本发明具体实施例优化得到高质量的用于进行频率筛选的指令 级功能测试向量的方法。二、步骤S002 通过扫描链装置将所述用于频率筛选的指令级功能测试向量写入 所述处理器芯片高速缓存中通过扫描链装置，指令级功能测试向量被填充到芯片的各个高速缓存中，从而为 ATE上的芯片频率筛选工作做好准备。以下将结合图3和图4详细说明该填充过程。图3所示为本发明具体实施例的扫描链与高速缓存之间互联的关系图。本具体实 施例中的扫描链可以从芯片外部直接访问处理器高速缓存，如一级指令缓存、一级数据缓 存、二级缓存等。该扫描链的实现方法为
(1)扫描链复用处理器存储器内建自测试电路中的触发器。存储器内建自测试电 路是可测试性设计中用于测试高速缓冲存储器的专用逻辑电路，该电路涵盖了存储器的所 有访问控制端口，包括片选线、读写使能、地址线、数据输入、数据输出等。(2)触发器都与存储器的访问端口依次互联。扫描链包含了存储器内建自测试电路中所有的端口控制触发器，并用测试时钟控制各个触发器，依次互联成链。(3)触发器类型为扫描触发器。扫描触发器可以从上一级触发器获得扫描输入，也 可以从存储器中捕获存储器读端口值以传递输出。例如，一种常用的扫描触发器类型为配 备选择器的触发器。(4)扫描链的输入端和输出端都是芯片的外部管脚。通过从芯片外部管脚向扫描 链写入指令级功能测试向量，以实现初始化芯片内部高速缓存的目的。(5)通过扫描使能信号控制扫描触发器的输入。当扫描使能信号有效时，将选择扫 描链中的前一个触发器的输出数值作为输入；当扫描使能端口无效时，将选择触发器数据 端口的数值作为输入。综上所述，当扫描使能线为有效值时，在扫描链的输入管脚输入数据，在测试时钟 的控制下，数据将沿扫描链依次前进。当到达存储器的适当端口时，扫描使能将被置为无 效，启动存储器的片选线，存储器将根据扫描链设计的操作序列，读或写存储器。当一次访 问执行完后，扫描使能端口将再次被置为有效，在测试时钟的控制下，下一次访问存储器的 指令序列将沿扫描链传递到存储器的相应端口，这样的操作一直持续到初始化存储器结 束ο另外，由于扫描链使用的扫描控制时钟是慢速时钟，通常为30MHZ到50MHZ之间， 而且扫描链较长，一条扫描链通常包含800 1500个触发器，因此初始化处理器的高速缓 冲存储器的过程是非常缓慢的。例如，为了初始化64K的指令缓存、64K的数据缓存和512K 的二级缓存，大约需要几百万拍的测试时钟，即需要几十毫秒才能完成，而运行高速缓存内 的指令和数据则仅需要毫秒量级的时间即可完成。图4所示为根据本发明具体实施例的通过扫描链装置将所述用于频率筛选的指 令级功能测试向量写入所述处理器芯片高速缓存中的流程图。通过扫描链不仅可以用于初 始化芯片内的高速缓存，而且可以将测试过程中的错误信息输出到芯片外部用于分析错误 的原因，其过程如以下步骤步骤S201，向扫描链内写入缓存访问指令。配置芯片为扫描链传送模式检测测试指令和数据是否准备完毕，如果目前尚未 准备完成，则准备当前要传送的测试指令和数据，如果已经准备完成，则启动测试时钟，并 在测试时钟控制下，逐一向扫描链内传送数据。步骤S202，判断读写操作。扫描链全部写满后，判断是读操作还是写操作若为写操作则进入步骤S203 ；若 为读操作则进入S204。步骤S203，对存储器执行写操作。通过扫描链移入存储器的片选使能、写使能信号、写入地址等，将扫描使能设置为 无效，进而根据扫描链中的控制信号，对存储器执行写操作，将扫描链中的输入数据写入存 储器的相应地址下，进而转入步骤S205。
步骤S204，对存储器执行读操作。通过扫描链移入存储器的片选使能、读使能信号、读出地址等，将扫描使能设置为 无效，对存储器执行读操作，扫描链将捕获存储器的数据输出端口的输出值，并保存到扫描 链的触发器中。步骤S205，判断是否还需要缓存访问。 如果还需要访问缓存，则进入步骤S201，继续下一次对存储器的访问；如果不再 需要缓存访问，则进入步骤S206。步骤S206，完成对芯片内高速缓存的访问。对于缓存的写操作而言，芯片高速缓存已被写入指令级功能测试向量，可以启动 步骤S003;对于读操作而言，芯片高速缓存中的内容已被全部读出，可用于片外分析与错 误诊断。综上所述，为根据本发明具体实施例的通过扫描链装置将所述用于频率筛选的指 令级功能测试向量写入所述处理器芯片高速缓存中的方法。三、步骤S003 在自动测试仪器上为所述处理器芯片配置相位锁定环高速时钟， 执行所述高速缓存中的指令级功能测试向量进行频率筛�。蓝ㄋ龃砥餍酒钠德实� 次在生产芯片过程中，使用根据本具体实施例的方法对所述芯片进行频率筛选。本 方法比传统的板级系统测试方法更简单、成本更低，比结构测试方法更准确、有效。图5所示为根据本发明具体实施例的执行处理器芯片内高速缓存中的指令级功 能测试向量方法的流程图。本发明具体实施例的原理在于，将芯片频率设置为几个粗略档 次，例如600MHZ，800MHZ和IGHz三个频率档次。按照频率档次在ATE上对芯片进行指令级 测试，若通过该频率档次下的检测则该芯片频率得到确认，若未通过该频率档次下的检测 则应依次降低频率档次，继续进行检测，直至通过检测得出芯片所属的频率档次。该方法包 括如下各个步骤步骤S301，芯片复位。将芯片设置为正常功能模式，复位芯片，并进入步骤S302。步骤S302，根据预估的处理器频率档次，配置并启动芯片当前高速时钟。配置芯片的相位锁定环(Phase Locked Loop,PLL)高速时钟，若首次测试该芯片， 则设置为最高频率；否则，因为步骤S305中测试机台的测试错误标志信号为有错，所以将 芯片频率设为低于当前频率一个档次的频率。随后，启动相位锁定环高速时钟，并进入步骤 S303。步骤S303，芯片置位。在相位锁定环高速时钟启动之后，将处理器置位，随后进入步骤S304。步骤S304，配置芯片内部控制触发器。通过对芯片内的控制触发器进行初始化配置，处理器将进入正常功能运行模式， 并进入步骤S305。步骤S305，执行高速缓冲存储器中的指令级功能测试向量进行频率筛选。芯片在正常功能的测试模式下，按照实速运行的频率，执行高速缓冲存储器中的 指令，从而进行频率筛选的测试，随后进入步骤S306。
步骤S306，判断测试结果。测试机台探针时刻检测测试结束信号和测试错误标志信号，等待其变化当测试结束信号被置位时，如果测试错误标志信号为无错标志，则说明该芯片可以运行在当前频 率下，于是进入步骤S307 ；如果测试错误标志信号为有错标志，则说明该芯片不可运行在 当前频率下，于是转入步骤S302，配置芯片时钟为低一档次的频率，继续进行测试。步骤S307，记录芯片的频率档次。如步骤S306所述，经判断后，测试错误标志信号为无错标志，测试结束信号被置 位时，说明该芯片可以运行在当前档次的频率下，则记录该芯片所属的频率档次。综上所述，为根据本发明具体实施例的在自动测试仪器上为所述处理器芯片配置 相位锁定环高速时钟，执行所述高速缓存中的指令级功能测试向量进行频率筛�。蓝ㄋ� 述处理器芯片的频率档次的方法。四、步骤S004 通过对所述处理器芯片抽样并进行板级功能测试，获得频率偏差， 校正并标定所述处理器芯片的最终频率图6所示为根据本发明具体实施例的对指令级功能测试所得芯片频率的校正方 法的流程图。为了提高芯片频率筛选的准确性，在进行芯片频率筛选之后，有必要对芯片实 施频率校正；同时，为了节省成本，该校正过程仅针对芯片的部分抽取样本进行。该过程的 基本原理在于，随机选取一定数量的芯片，对其进行板级功能测试，得到芯片的实测频率， 并与步骤S003使用指令级功能测试所记录的芯片频率进行对比、分析，统计芯片频率偏 差，并对芯片频率进行校正。其详细步骤如下步骤S401，随机抽取一定数量的经步骤S003指令级功能测试后的处理器芯片。随机地抽取一定数量经步骤S003指令级功能测试后的所述处理器芯片作为校频 率将正样本，用于板级功能测试，并进入步骤S402。步骤S402，将步骤S401所述处理器芯片置于定制的功能测试板。将步骤S401所述处理器芯片置于定制的功能测试级板，并进入步骤S403。步骤S403，配置芯片的当前运行频率。若当前为首次测试该芯片，则设置为最高频率；否则是由于步骤S404的检测结果 中检测错误信号为有错标志，则将芯片时钟设为低于当前频率一个档次的频率。随后，进入 步骤S404。步骤S404，运行功能测试，并检测错误。在当前时钟频率下，运行功能测试，如启动操作系统、各种应用程序等，以对芯片 进行板级功能测试，同时，检测功能测试的错误信号，若功能测试出现错误，则表明该芯片 不能工作在当前频率下，则转步骤S403，重新配置新一档的运行频率，并进一步新的一轮测 试；若功能测试正确，则表明该芯片可工作在当前频率下，则转步骤S405。步骤S405，标定芯片板级测试频率。标定该芯片的板级功能测试所得的芯片频率。该板级测试频率为芯片正常运行操 作系统、应用软件、以及测试程序时所求得的频率，因此该频率为芯片的实际工作频率；而 ATE上所求得的芯片频率仅为一个粗略的频率档次划分(600MHZ，800MHZ和IGHz三个频率 档次)，因此板级测试所得的芯片频率比ATE上所得的芯片频率数值准确的多，而本发明就 是利用两者间的偏差来校正ATE上所得的芯片频率数值。该步骤完成后进入步骤S406。
步骤S406，判断所有抽样芯片是否都已测试完毕。判断所有抽样芯片是否都已测试完毕。若仍有抽样芯片没有测试，则进入步骤 S402，选取没有测试的抽样芯片，继续测试；若所有的抽样芯片都已测试完毕，则进入步骤 S407。步骤S407，计算频率校正平均值。 统计所有抽样芯片的板级功能测试频率与ATE上指令级功能测试频率之间的平 均偏差，计算频率校正均值，随后进入步骤S408。所得频率校正平均值有正负两种可能，当 板级功能测试所得平均频率高于指令级测试平均频率时，频率校正平均值为正值；当板级 功能测试所得平均频率低于指令级测试平均频率时，频率校正平均值为负值。步骤S408，实施芯片频率校正。根据步骤S407所计算的芯片频率校正平均值，对指令级功能测试所得芯片频率 进行频率校正，得到芯片频率筛选的最终频率数值。例如ATE上指令级功能测试标定处理 器芯片运行频率为600MHZ，800MHZ和IGHz三个档次。当频率校正平均值为正时，芯片的指 令级功能测试的频率(600MHZ，800MHZ或1GHZ)加上需校正的频率作为最终的芯片筛选频 率。当频率校正平均值为负时，芯片的指令级功能测试的频率(600M、800M或1GHZ)应减掉 需校正的频率作为最终的芯片筛选频率。综上所述，为根据本发明具体实施例通过对所述处理器芯片抽样并进行板级功能 测试，获得频率偏差，校正并标定所述处理器芯片的最终频率的方法。本发明涉及芯片频率的筛选方法，通过利用物理关键路径覆盖率优化得到用于进 行频率的指令级功能测试向量，实速运行处理器中的用于进行频率筛选的指令级功能测试 向量评定芯片频率；进一步地，使用板级功能测试的方法校正所评定的处理器频率档次。其 对芯片频率进行筛�。僮骷虻�、成本低廉，且效果准确有效。最后应当说明的是，很显然，本领域的技术人员可以对本发明进行各种改动和变 型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要 求及其等同技术的范围之内，则本发明也意图包含这些改动和变型。
权利要求
一种处理器芯片频率的筛选方法，其特征在于，包括以下步骤步骤S001，依据物理关键路径覆盖率优化得到用于进行频率筛选的指令级功能测试向量；步骤S002，通过扫描链装置将所述用于频率筛选的指令级功能测试向量写入所述处理器芯片高速缓存中；步骤S003，在自动测试仪器上为所述处理器芯片配置相位锁定环高速时钟，执行所述高速缓存中的指令级功能测试向量进行频率筛�。蓝ㄋ龃砥餍酒钠德实荡巍�
2.根据权利要求1所述的处理器芯片频率筛选方法，其特征在于，还包括以下步骤 步骤S004，通过对所述处理器芯片抽样并进行板级功能测试，获得频率偏差，校正并标定所述处理器芯片的最终频率。
3.如权利要求1或2所述的芯片频率的筛选方法，其特征在于，所述步骤SOOl中，依据 物理关键路径覆盖率优化得到指令级功能测试向量，包括以下步骤步骤S101，处理器芯片进入正常工作模式，将正常指令级功能测试向量写入所述处理 器芯片的高速缓存中；步骤S102，执行芯片高速缓存中的指令级功能测试向量，并评估物理关键路径覆盖率；步骤S103，检测该测试的路径覆盖率是否满足要求若路径覆盖率太低，未达要求，则 进入步骤S104 ；若路径覆盖率已满足要求，则进入步骤S105 ； 步骤S104，调整指令级功能测试向量，并进入步骤S102 ； 步骤S105，得到优化后的用于进行频率筛选的指令级功能测试向量，优化完毕。
4.如权利要求1或2所述的芯片频率的筛选方法，其特征在于，所述步骤S002中，通过 扫描链装置将所述指令级功能测试向量写入所述处理器芯片高速缓存中，包括如下步骤步骤S201，向所述处理器芯片的扫描链内写入高速缓存的访问指令； 步骤S202，判断高速缓存访问指令的操作属性若当前指令为写操作则进入步骤 S203 ；若当前指令为读操作则进入S204 ；步骤S203，对存储器执行写操作，进入步骤S205 ； 步骤S204，对存储器执行读操作，进入步骤S205 ；步骤S205，判断是否还需要访问高速缓存若还需要访问，则进入步骤S201 ；若不再需 要访问，则完成。
5.如权利要求1或2所述的芯片频率的筛选方法，其特征在于，在所述步骤S003中，在 自动测试仪器上为所述处理器芯片配置相位锁定环高速时钟，执行所述高速缓存的指令级 功能测试向量进行频率筛�。蓝ㄋ龃砥餍酒钠德实荡危ㄒ韵虏街璨街鑃301，将所述处理器芯片复位；步骤S302，根据预估的处理器频率档次，配置并启动所述处理器芯片的相位锁定环高 速时钟，并进入步骤S303 ；步骤S303，所述处理器芯片置位；步骤S304，配置所述处理器芯片内部控制触发器；步骤S305，执行芯片高速缓冲存储器中的指令级功能测试向量进行频率筛�。� 步骤S306，判断测试结果若测试结果显示正常，则进入步骤S307 ；若测试结果显示出错，则改变预估的处理器频率档次，进入步骤S302继续进行筛�。� 步骤S307，记录芯片频率所属档次。
6.如权利要求2所述的芯片频率的筛选方法，其特征在于，在所述步骤S004中，通过对 所述处理器芯片抽样并进行板级功能测试，获得频率偏差，校正并标定所述处理器芯片的 最终频率，包括以下步骤步骤S401，随机抽取一定数量的经步骤S003指令级功能测试后的所述处理器芯片； 步骤S402，将步骤S401所述处理器芯片置于定制的功能测试板上； 步骤S403，配置所述处理器芯片的当前运行频率；步骤S404，运行功能测试并检测错误若出现错误，则进入步骤S403，重新配置新一档 的运行频率，继续进行功能测试；若未出错，则进入步骤S405 ； 步骤S405，标定芯片板级测试频率；步骤S406，抽样芯片是否全部测试完毕，如果还有抽样芯片需要测试，则进入步骤 S402 ；如果所有抽样芯片都测试完毕，则进入步骤S407 ；步骤S407，根据板级芯片测试频率，计算频率校正平均值；步骤S408，根据频率校正平均值，对步骤S003评定的所述处理器芯片的频率档次数值 进行校正， 得到所述处理器芯片频率筛选的最终频率结果。
全文摘要
本发明为一种处理器芯片频率的筛选方法，包括以下四个步骤依据物理关键路径覆盖率优化得到用于进行频率筛选的指令级功能测试向量；通过扫描链装置将所述用于频率筛选的指令级功能测试向量写入所述处理器芯片高速缓存中；在自动测试仪器上为所述处理器芯片配置相位锁定环高速时钟，执行所述高速缓存中的指令级功能测试向量进行频率筛�。蓝ㄋ龃砥餍酒钠德实荡�。还可以包括以下步骤通过对所述处理器芯片抽样并进行板级功能测试，获得频率偏差，校正并标定所述处理器芯片的最终频率。本发明方法简单，成本低廉，而且结果准确、有效。
文档编号G01R31/3185GK101839962SQ20101015362
公开日2010年9月22日 申请日期2010年4月23日 优先权日2010年4月23日
发明者李向库, 李晓钰, 胡伟武, 陈云霁, 马麟, 齐子初 申请人:北京龙芯中科技术服务中心有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
