专利名称：静电放电保护装置的检测电路及检测方法
技术领域：
本发明涉及电路测试领域，特别涉及一种静电放电保护装置的检测电路及检测方法。
背景技术：
静电放电(Electrostatic Discharge,ESD)对半导体器件的损伤很大,据统计,每年因为静电放电给半导体和电子器件制造业造成的损失达到两百多亿美元。为此，用于防静电的静电放电保护装置的性能好坏变得非常重要。所述静电放电包括:组件充电模式(Charged Device Model, CDM)静电放电、人体放电模式(Human Body Model, HBM)静电放电和机械放电模式(Machine Model, MM)静电放电。所述组件充电模式(CDM)静电放电主要包括两种:(1)芯片级组件充电模式(Chip-Level Charged Device Model, Chip-Level CDM)静电放电，芯片在制造和使用过程中，经移动、摩擦等动作产生的静电电荷会积累在芯片中，一旦芯片的某个引脚与外界接触,原本积累在芯片内部的电荷,将从集成电路内部向外放电,并在极短时间内产生大电流的静电放电。(2)电路板级组件充电模式(Board-Level CDM)静电放电，芯片通过封装在电路板上以实现与外电路电学连接，但由于电路板在制造和使用的过程中，经移动、摩擦等动作产生的静电电荷会积累在电路板中，当芯片连接到电路板上时，电路板上积累的电荷会传递到芯片中，并在极短时间内产生大电流的静电放电。请参考图1，相比较与人体放电模式、机械放电模式具有数十纳秒至数百纳秒的放电时间，组件充电模式静电放电由于其放电时间极短，使得在静电放电保护电路尚未导通之前，静电电荷即透过组件中的寄生电容进行放电，由于电流脉冲的最大电流会达到15A，很可能会使得器件受损。且在现有技术中，大多数芯片的制作工艺为CMOS工艺，随着器件集成度的提高，MOS晶体管的栅氧化层的厚度越来越�。媳〉恼ぱ趸阋馕蹲臡OS晶体管更容易因为遭受到静电放电而损毁。因此，业界提供了多种能保护器件免受静电放电影响的静电放电保护装置，更多关于静电放电保护装置请参考公开号为US2008/0285187A1的美国专利文献。但是现有技术中没有一种有效的测试电路及测试方法来判断各个静电放电保护装置是否有效。
发明内容
本发明解决的问题是提供一种静电放电保护装置的检测电路及检测方法，以判断各个静电放电保护装置是否有效。为解决上述问题，本发明实施例提供了一种静电放电保护装置的检测电路，包括:二极管、监测晶体管、静电放电保护装置，其中，所述静电放电保护装置具有第一端和第二端，所述静电放电保护装置的第一端与二极管的正极相连接，所述静电放电保护装置的第二端与监测晶体管的源极相连接，所述二极管的负极与监测晶体管的栅极相连接，所述静电放电保护装置与二极管的正极的连接端为第一测试端，所述静电放电保护装置与监测晶体管的源极的连接端为第二测试端，所述二极管的负极与监测晶体管的栅极的连接端为第三测试端。可选的，所述监测晶体管的源极与漏极相连。可选的，所述监测晶体管的漏极为第四测试端。可选的，所述二极管为一个或多个。本发明实施例还提供了一种利用所述静电放电保护装置的检测电路的检测方法，包括:在所述第一测试端输入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致；在施加测试电路后，在所述第二测试端和第三测试端两端施加检测电压，检测所述监测晶体管的栅氧化层的漏电流，从而判断所述静电放电保护装置是否有效。可选的，将所述测得的漏电流与正常情况下未损伤晶体管的栅氧化层的漏电流进行比较，判断出所述监测晶体管的栅氧化层是否被击穿或产生缺陷，从而判断出所述静电放电保护装置是否有效。可选的，在对所述监测晶体管的栅氧化层测试完后，如果监测晶体管的栅氧化层没有损伤，继续施加测试电流，并对所述监测晶体管再次进行检测，直到所述监测晶体管栅氧化层被击穿或产生缺陷，从而检测出所述静电放电保护装置的最大保护次数。本发明实施例还提供了另一种利用所述静电放电保护装置的检测电路的检测方法，包括:在所述第一测试端输入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致；施加测试电流后，在所述第二测试端和第三测试端施加栅极电压，在第四测试端和第二测试端施加源漏电压，检测监测晶体管的饱和漏极电流和阈值电压，从而判断所述静电放电保护装置是否有效。可选的，通过将所述测得的饱和漏极电流、阈值电压与正常情况下未损伤晶体管的饱和漏极电流、阈值电压进行比较，判断出所述监测晶体管是否受到损伤。可选的，在对所述监测晶体管的饱和漏极电流、阈值电压测试完后，如果监测晶体管没有损伤，继续施加测试电流，并对所述监测晶体管再次进行检测，直到所述监测晶体管测得的饱和漏极电流、阈值电压与正常情况下未损伤晶体管的饱和漏极电流、阈值电压不同，所述监测晶体管受到损伤，从而检测出所述静电放电保护装置的最大保护次数。与现有技术相比，本发明实施例具有以下优点:本发明实施例利用一个监测晶体管对所述静电放电保护装置进行测试，且所述第一测试端和静电放电保护装置之间具有一个二极管，通过在所述第一测试端输入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致，在施加测试电流后，在第三测试端和第二测试端两端施加检测电压，可判断出所述监测晶体管的栅氧化层是否被击穿或产生缺陷，不会受到静电放电保护装置的漏电流的影响，从而可判断出所述静电放电保护装置是否真的有效。进一步的，所述监测晶体管的源极或漏极连接有第四测试端，在所述第二测试端和第三测试端施加栅极电压，在第四测试端和第二测试端施加源漏电压，可测得监测晶体管的饱和漏极电流和阈值电压，将这些电学参数与正常情况下未损伤晶体管的对应电学参数进行比较，判断出所述监测晶体管是否被测试电流造成损伤，从而可判断出所述静电放电保护装置是否真的有效。
图1是人体放电模式、机械放电模式和组件充电模式的放电持续时间和放电电流的对比图；图2是本发明第一实施例的静电放电保护装置的检测电路的结构示意图；图3是本发明第二实施例的静电放电保护装置的检测电路的结构示意图；图4是本发明第二实施例的静电放电保护装置为一个栅接地的N型场效应晶体管的检测电路的结构示意图；图5是利用本发明第二实施例的静电放电保护装置的检测电路的检测方法的流程不意图；图6是本发明第三实施例的静电放电保护装置的检测电路的结构示意图；图7是利用本发明第三实施例的静电放电保护装置的检测电路的检测方法的流程不意图。
具体实施例方式在背景技术中可知，由于现有技术中没有一种有效的测试电路及测试方法来判断各个静电放电保护装置是否真的有效，发明人经过研究，提出了一种静电放电保护装置的检测电路及检测方法。第一实施例请参考图2，为本发明第一实施例的一种静电放电保护装置的检测电路的结构示意图，包括:监测晶体管20、静电放电保护装置30，其中，所述静电放电保护装置30的第一端10与所述监测晶体管20的一端相连接，所述静电放电保护装置30的第二端40与所述监测晶体管20的另一端相连接。所述监测晶体管20用来模拟实际的芯片内部电路或外部电路，判断在所述静电放电保护装置30的保护下，实际的芯片内部电路或外部电路是否会因为静电放电造成损伤。发明人还提出了一种检测方法，包括:在所述静电放电保护装置30的第一端10输入测试电流，在所述静电放电保护装置30的第二端40输出测试电流，所述测试电流的大小、持续时间与各种静电放电的电流脉冲的大小、持续时间相一致，然后在所述静电放电保护装置30的第一端10和第二端40两端施加检测电压，检测所述监测晶体管20的栅氧化层的漏电流，通过与正常情况下测得的栅氧化层的漏电流进行比较，判断静电放电的电流是否对所述监测晶体管20造成的损伤，从而判断所述静电放电保护装置30是否有效，是否可以防止实际的芯片内部电路或外部电路被静电放电的电流损毁。但发明人经过实验发现，通过将所述直流检测电压施加在所述静电放电保护装置30的第一端10和第二端40两端，判断栅氧化层的漏电流来判断静电放电的电流是否对所述监测晶体管20造成的损伤的结果不准确。因为通过所述直流检测电压检测到的漏电流既可以是监测晶体管20的栅氧化层的漏电流，也可以是静电放电保护装置30的漏电流，无法准确地分辨出静电放电的电流是否对所述监测晶体管20造成损伤。为此，发明人经过研究，又提出了两种静电放电保护装置的检测电路及检测方法。利用所述两种静电放电保护装置的检测电路及检测方法可以判断静电放电的电流是否对监测晶体管造成损伤，从而判断所述静电放电保护装置是否有效。第二实施例请参考图3，为本发明第二实施例的一种静电放电保护装置的检测电路的结构示意图，包括:二极管120、监测晶体管130、静电放电保护装置140，其中，所述静电放电保护装置140具有第一端和第二端，所述静电放电保护装置140的第一端与二极管120的正极相连接，所述静电放电保护装置140的第二端与监测晶体管130的源极相连接，所述二极管120的负极与监测晶体管130的栅极相连接，所述静电放电保护装置140与二极管120的正极的连接端为第一测试端110，所述静电放电保护装置140与监测晶体管130的源极的连接端为第二测试端150，所述二极管120的负极与监测晶体管130的栅极的连接端为第三测试端 160。在本实施例中，所述静电放电保护装置140是用来保护监测晶体管130不会受到静电放电的影响，其中，所述静电放电的类型为组件充电模式(CDM)静电放电、人体放电模式(HBM)静电放电和机械放电模式(MM)静电放电其中的一种。在本实施例中，所述静电放电保护装置140为一个栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNM0S)。请参考图4，为所述静电放电保护装置的检测电路的结构示意图，所述栅接地的N型场效应晶体管145的漏极分别与第一测试端110相连接，所述栅接地的N型场效应晶体管145的源极、栅极、衬底与第二测试端150相连接，从所述第一测试端110输入的静电电流通过所述栅接地的N型场效应晶体管145流向第二测试端150，使得所述监测晶体管130受到的电压不会太高，所述监测晶体管130不会被静电电流损毁。所述栅接地的N型场效应晶体管的具体工作原理为本领域技术人员的公知技术，在此不作详述。本发明实施例的静电放电保护装置的检测电路还可以检测其他种类的静电放电保护装置。由于所述静电放电保护装置的种类很多，在此不作 详述。由于本发明第一实施例提出的静电放电保护装置的检测电路存在着缺陷，无法准确地分辨出静电放电的电流是否对监测晶体管造成的损伤，因此，本实施例中，请参考图3，在所述静电放电保护装置140和监测晶体管130之间增加至少一个二极管120，所述二极管120的正极与静电放电保护装置140的第一端相连接，所述二极管120的负极与第三测试端160、监测晶体管130相连接。当所述二极管120包括若干个二极管时，所述若干个二极管串联或并联。当所述若干个二极管串联时，一个二极管的正极与另一个二极管的负极相连接，且位于其中一端的二极管的正极与静电放电保护装置140的第一端相连接，位于其中另一端的二极管的负极与第三测试端160、监测晶体管130相连接。当所述若干个二极管并联时，每一个二极管的正极与静电放电保护装置140的第一端相连接，每一个二极管的负极与第三测试端160、监测晶体管130相连接。当在所述第一测试端110输入测试电流，在所述第二测试端150输出测试电流，在所述第三测试端160和第二测试端150之间施加检测电压，由于二极管120的负极与第三测试端160相连接，所述第三测试端160和第二测试端150之间测得的漏电流只能是通过监测晶体管130的栅氧化层的漏电流。将所述测得的漏电流与正常情况下未损伤晶体管的栅氧化层的漏电流进行比较，不会受到静电放电保护装置的漏电流的影响，就可判断出所述静电放电保护装置是否真的有效。在本实施例中，所述监测晶体管130的栅极与第三测试端160和二极管120的负极相连接，所述监测晶体管130的源极、漏极与第二测试端150相连接。在另一实施例中，所述监测晶体管130的源极与第二测试端150相连接，所述监测晶体管130的漏极浮空或接地。在本实施例中，所述第二测试端150与接地端相连，在其他实施例中，所述第二测试端150还可以与电源的负极相连。本发明第二实施例还提供了一种利用所述静电放电保护装置的检测电路的检测方法，请参考图5，为本发明第二实施例的检测方法的流程示意图，具体包括:步骤S201，在所述第一测试端输入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致；步骤S202，在施加测试电路后，在所述第二测试端和第三测试端两端施加检测电压，检测所述监测晶体管的栅氧化层的漏电流，从而判断所述静电放电保护装置是否有效。具体的，请参考图3，由于在所述第一测试端110输入测试电流，在所述第二测试端140输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致，如果所述静电放电保护装置140能有效地保护所述监测晶体管130，静电放电产生的电流脉冲不会对所述监测晶体管130造成损伤。但如果所述静电放电保护装置140的效果不佳，不能有效地防止所述监测晶体管130受到静电放电产生的电流脉冲，所述监测晶体管130的栅氧化层可能会被击穿或使得栅氧化层产生缺陷，最终测得的漏电流增大。在本实施例中，由于静电放电保护装置140是用来保护监测晶体管130不会受到组件充电模式(CDM)静电放电的影响，所述测试电流的持续时间为Ins 5ns，所述测试电流的大小为15A。在施加完一次测试电流后，将所述第一测试端110接地或悬空，在第三测试端160和第二测试端150两端施加检测电压，所述检测电压为直流电压。由于所述二极管120的负极与第三测试端160相连接，所述第三测试端160和所述第二测试端150之间测得的漏电流是通过监测晶体管130的栅氧化层的漏电流，将所述测得的漏电流与正常情况下未损伤晶体管的栅氧化层的漏电流进行比较，就可判断出所述监测晶体管130的栅氧化层是否被击穿或产生缺陷，从而可判断出所述静电放电保护装置是否真的有效。在其他实施例中，在对所述监测晶体管的栅氧化层测试完后，如果监测晶体管的栅氧化层没有损伤，继续施加一次测试电流，并对所述监测晶体管再次进行检测，直到所述监测晶体管栅氧化层被击穿或产生缺陷，从而检测出所述静电放电保护装置的最大保护次数。在其他实施例中，也可以不断增加测试电流强度，直到所述监测晶体管栅氧化层被击穿或产生缺陷，从而检测出所述静电放电保护装置所能承受的最大电流冲击。第三实施例请参考图6，为本发明第三实施例的一种静电放电保护装置的检测电路的结构示意图，包括:二极管220、监测晶体管230、静电放电保护装置240，其中，所述静电放电保护装置240具有第一端和第二端，所述静电放电保护装置240的第一端与二极管220的正极相连接，所述静电放电保护装置240的第二端与监测晶体管230的源极相连接，所述二极管220的负极与监测晶体管230的栅极相连接，所述静电放电保护装置240与二极管220的正极的连接端为第一测试端210，所述静电放电保护装置240与监测晶体管230的源极的连接端为第二测试端250，所述二极管220的负极与监测晶体管230的栅极的连接端为第三测试端260，所述监测晶体管230的漏极的连接端为第四测试端270。本发明第三实施例中的二极管、监测晶体管、静电放电保护装置、第一测试端、第二测试端、第三测试端的连接关系和功能与第二实施例中二极管、监测晶体管、静电放电保护装置、第一测试端、第二测试端、第三测试端的连接关系和功能相同，在此不作赘述。所述第四测试端270是用来检测监测晶体管230在受到测试电流的电流脉冲后所述监测晶体管230的电学性能。所述第四测试端270可以与第一测试端210、第二测试端250相结合，检测所述监测晶体管230的栅氧化层的漏电流、饱和漏极电流(Idsat)和阈值电压(Vt)等电学参数，将这些电学参数与正常情况下未损伤晶体管的对应电学参数进行比较，判断出所述监测晶体管230是否被测试电流造成损伤，从而可判断出所述静电放电保护装置是否真的有效。本发明实施例还提供了一种利用所述第三实施例的静电放电保护装置的检测电路的检测方法，请参考图7，为本发明第三实施例的检测方法的流程示意图，具体包括:步骤S301，在所述第一测试端输入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致；步骤S302，在施加测试电路后，在所述第二测试端和第三测试端两端施加检测电压，检测所述监测晶体管的栅氧化层的漏电流，从而判断所述静电放电保护装置是否有效；步骤S303，施加测试电流后，在所述第二测试端和第三测试端施加栅极电压，在第四测试端和第二测试端施加源漏电压，检测监测晶体管的饱和漏极电流和阈值电压，从而判断所述静电放电保护装置是否有效。具体的，所述测试电流的大小、持续时间与对应模式的静电放电的电流脉冲的大小、持续时间相一致，在本实施例中，请参考图6，由于静电放电保护装置240是用来保护监测晶体管230不会受到组件充电模式(CDM)静电放电的影响，所述测试电流的持续时间为Ins 5ns,所述测试电流的大小为15A。在施加完一次测试电流后，将第一测试端210接地或悬空，在所述第二测试端250和第三测试端260施加检测电压。由于所述二极管220的负极与第三测试端260相连接，所述第三测试端260和第二测试端250两端测得的漏电流是通过监测晶体管230的栅氧化层的漏电流，将所述测得的漏电流与正常情况下未损伤晶体管的栅氧化层的漏电流进行比较，就可判断出所述监测晶体管230的栅氧化层是否被击穿或产生缺陷，从而可判断出所述静电放电保护装置是否真的有效。在施加完一次测试电流后，将第一测试端210接地或悬空，在所述第二测试端250和第三测试端260施加栅极电压，在第四测试端270和第二测试端250施加源漏电压，检测所述监测晶体管230的饱和漏极电流和阈值电压。首先在第四测试端270、第二测试端250施加源漏电压，通过提高所述第三测试端260施加的栅极电压，获得所述监测晶体管230的阈值电压。然后通过提高所述源漏电压，从而检测出所述监测晶体管230的饱和漏极电流，所述饱和漏极电流为漏极电流在饱和区的电流值。通过将所述测得的饱和漏极电流、阈值电压与正常情况下未损伤晶体管的饱和漏极电流、阈值电压进行比较，就可判断出所述监测晶体管230是否受到损伤，从而可判断出所述静电放电保护装置是否真的有效。在其他实施例中，在对所述监测晶体管的饱和漏极电流、阈值电压测试完后，如果监测晶体管没有损伤，继续施加测试电流，并对所述监测晶体管再次进行检测，直到所述监测晶体管测得的饱和漏极电流、阈值电压与正常情况下未损伤晶体管的饱和漏极电流、阈值电压不同，所述监测晶体管受到损伤，从而检测出所述静电放电保护装置的最大保护次数。在其他实施例中，也可以不断增加测试电流强度，直到所述监测晶体管测得的饱和漏极电流、阈值电压与正常情况下未损伤晶体管的饱和漏极电流、阈值电压不同，所述监测晶体管受到损伤，从而检测出所述静电放电保护装置的所能承受的最大电流冲击。综上，本发明实施例利用一个监测晶体管对所述静电放电保护装置进行测试，且所述第一测试端和静电放电保护装置之间具有一个二极管，通过在所述第一测试端输入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致，在施加测试电流后，在第三测试端和第二测试端两端施加检测电压，可判断出所述监测晶体管的栅氧化层是否被击穿或产生缺陷，不会受到静电放电保护装置的漏电流的影响，从而可判断出所述静电放电保护装置是否真的有效。进一步的，所述监测晶体管的源极或漏极连接有第四测试端，在所述第二测试端和第三测试端施加栅极电压，在第四测试端和第二测试端施加源漏电压，可测得监测晶体管的饱和漏极电流和阈值电压，将这些电学参数与正常情况下未损伤晶体管的对应电学参数进行比较，判断出所述监测晶体管是否被测试电流造成损伤，从而可判断出所述静电放电保护装置是否真的有效。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种静电放电保护装置的检测电路，其特征在于，包括:二极管、监测晶体管、静电放电保护装置，其中， 所述静电放电保护装置具有第一端和第二端，所述静电放电保护装置的第一端与二极管的正极相连接，所述静电放电保护装置的第二端与监测晶体管的源极相连接，所述二极管的负极与监测晶体管的栅极相连接，所述静电放电保护装置与二极管的正极的连接端为第一测试端，所述静电放电保护装置与监测晶体管的源极的连接端为第二测试端，所述二极管的负极与监测晶体管的栅极的连接端为第三测试端。
2.如权利要求1所述的静电放电保护装置的检测电路，其特征在于，所述监测晶体管的源极与漏极相连。
3.如权利要求1所述的静电放电保护装置的检测电路，其特征在于，所述监测晶体管的漏极为第四测试端。
4.如权利要求1所述的静电放电保护装置的检测电路，其特征在于，所述二极管为一个或多个。
5.一种利用如权利要求1所述的静电放电保护装置的检测电路的检测方法，其特征在于，包括: 在所述第一测试端输 入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致； 在施加测试电路后，在所述第二测试端和第三测试端两端施加检测电压，检测所述监测晶体管的栅氧化层的漏电流，从而判断所述静电放电保护装置是否有效。
6.如权利要求5所述的检测方法，其特征在于，将所述测得的漏电流与正常情况下未损伤晶体管的栅氧化层的漏电流进行比较，判断出所述监测晶体管的栅氧化层是否被击穿或产生缺陷，从而判断出所述静电放电保护装置是否有效。
7.如权利要求5所述的检测方法，其特征在于，在对所述监测晶体管的栅氧化层测试完后，如果监测晶体管的栅氧化层没有损伤，继续施加测试电流，并对所述监测晶体管再次进行检测，直到所述监测晶体管栅氧化层被击穿或产生缺陷，从而检测出所述静电放电保护装置的最大保护次数。
8.一种利用如权利要求3所述的静电放电保护装置的检测电路的检测方法，其特征在于，包括: 在所述第一测试端输入测试电流，在所述第二测试端输出测试电流，所述测试电流的大小、持续时间与对应的静电放电的电流脉冲的大小、持续时间相一致； 施加测试电流后，在所述第二测试端和第三测试端施加栅极电压，在第四测试端和第二测试端施加源漏电压，检测监测晶体管的饱和漏极电流和阈值电压，从而判断所述静电放电保护装置是否有效。
9.如权利要求8所述的检测方法，其特征在于，通过将所述测得的饱和漏极电流、阈值电压与正常情况下未损伤晶体管的饱和漏极电流、阈值电压进行比较，判断出所述监测晶体管是否受到损伤。
10.如权利要求8所述的检测方法，其特征在于，在对所述监测晶体管的饱和漏极电流、阈值电压测试完后，如果监测晶体管没有损伤，继续施加测试电流，并对所述监测晶体管再次进行检测，直到所述监测晶体管测得的饱和漏极电流、阈值电压与正常情况下未损伤晶体管的饱和漏极电流、阈值电压不同，所述监测晶体管受到损伤，从而检测出所述静电放电保护装置的最大保护次数 。
全文摘要
一种静电放电保护装置的检测电路及检测方法，所述静电放电保护装置的检测电路包括二极管、监测晶体管、静电放电保护装置，所述静电放电保护装置的第一端与二极管的正极相连接，所述静电放电保护装置的第二端与监测晶体管的源极相连接，所述二极管的负极与监测晶体管的栅极相连接，所述静电放电保护装置与二极管的正极的连接端为第一测试端，所述静电放电保护装置与监测晶体管的源极的连接端为第二测试端，所述二极管的负极与监测晶体管的栅极的连接端为第三测试端。在第一测试端和第二测试端之间施加测试电流后，在第三测试端和第二测试端施加检测电压，从而可判断出所述静电放电保护装置是否真的有效。
文档编号G01R31/00GK103185845SQ201110459309
公开日2013年7月3日 申请日期2011年12月31日 优先权日2011年12月31日
发明者甘正浩, 冯军宏 申请人:中芯国际集成电路制造(上海)有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
