亚星游戏官网-www.yaxin868.com

专利名称：由覆盖属性所导引的受约束的随机仿真覆盖收敛的制作方法
技术领域：
本发明 一般涉及用于验证电路设计的正确性的技术。更为特别 地，本发明涉及一种用于基于时间覆盖属性来偏置随机输入激励的 实现覆盖收敛的输入矢量生成技术。
背景技术：
半导体制造技术的发展使得每个半导体器件中的晶体管数目急 剧增加。晶体管数的这种增加使得计算机架构能够创建具有不断增 加的设计复杂度的数字电路设计。结果，随着数字电路设计变得越 来越复杂，用来验证其实现的正确性所需的努力也变得越来越复杂。
为了验证电路设计的功能，电路设计验证组通常施加随机输入
激励到被验证的电路设计(DUV)上以仿真该DUV,并将来自仿真 的响应与期望响应作比较。针对随机输入激励来仿真DUV是一个随 机过程，其依赖于大量的输入矢量以获得对DUV的行为的合理覆 盖。然而，随着电路设计变得越来越复杂，随机输入激励在覆盖DUV 的重要边界(corner case)方面变得效率專交差。
电路设计验证组已尝试将测试选择过程引导向有效覆盖DUV的 重要边界。在这么做时，他们已经尝试使用这样的方法，其使用设 计者的指令、作为补充约束的SystemVerilog覆盖组(covergroup ) 中的未覆盖仓、基因算法、用户提供的附加约束、以及贝叶斯网络 或马尔科夫链。遗憾地是，这些方法中的任何一个都没有提供完整 且自动的用于朝着获得覆盖收敛(closure)的方向来偏置随机输入 激励的解决方法。
因此，需要更为有效的技术用于将输入激励导引向被验证的电 路设计的重要情形。发明内容本发明的 一 个实施例提供一种系统，其通过偏置电路设计的输 入激励以满足该电路设计要验证的 一 个或多个时间覆盖属性来验证 电路设计。在工作期间，该系统执行仿真，在仿真中随才几输入激励-陂应用到该电路设计。系统通过下述方式来寺丸行仿真4吏用针对时 间覆盖属性的有限状态自动机(FSA)实例来观察电路的输入和输出， 以及使用与FSA实例相关联的软约束对电路设计的输入激励进行偏 置，从而仿真有可能前进穿过满足该时间覆盖属性的状态的序列。在该实施例的一个变体中，该系统基于FSA实例的当前状态使 用软约束来偏置输入激励。在该实施例的一个变体中，如果FSA实例到达时间覆盖属性的 *接受状态(accepting state )，则系统将该时间覆盖属性标记成已满 足。在该实施例的一个变体中，该系统通过下述方式使用FSA实例 来观察电路的输入和输出，其同时使用与一个或多个时间覆盖属性 相关联的多个FSA实例来观察电路的输入和输出。在该实施例的 一 个变体中，该系统通过下述方式来偏#丸电路的 输入激励，其确�？拷�接受状态的FSA实例比远离接受状态的FSA 实例具有更高的偏置输入激励的可能性。在该实施例的一个变体中，在执行仿真之前，系统执行在先的 无偏置的仿真，其中电路的输入激励未被偏置以满足特定的时间覆 盖属性。在完成在先的无偏置的仿真后，仿真随后偏置输入激励以 覆盖在无偏置仿真期间未被覆盖的时间覆盖属性。在该实施例的一个变体中，在执行仿真之前，该方法还包括将 时间覆盖属性转换成FSA和软约束。在该实施例的一个变体中，FSA是确定性的FSA。


图1图示了根据本发明的一个实施例的电路验证环境。 图2图示了根据本发明的一个实施例的电路验证系统。
图3图示了根据本发明的一个实施例的转换机构的示例性使用。
图4给出一流程图，其图示了根据本发明的一个实施例的在生 成输入矢量以实现覆盖收敛中所包括的步骤。
图5给出一流程图，其图示了根据本发明的一个实施例的在生 成针对时间覆盖属性的输入矢量中所包括的步骤。
图6给出一流程图，其图示了根据本发明的一个实施例的在生 成针对后续时间帧的随机输入中所包括的步骤。
图7给出一流程图，其图示了根据本发明的一个实施例的在向 前推进仿真时间中所包括的步骤。
图8给出一流程图，其图示了根据本发明的一个实施例的在裁 剪FSA实例集合中所包括的步骤。
具体实施例方式
给出以下描述，目的是使本领域的普通技术人员能够实现并使 用本发明，并且这些描述是在特定的应用和其需求的背景下提供的。 本领域的普通技术人员容易明白对所公开的实施例的各种修改，并 且此处所限定的 一般原则可以在不偏离本发明的精神和范围的条件 下被应用到其他实施例或应用。因此，本发明并不旨在受限于所示 出的实施例，而是要求保护与权利要求相一致的最广范围。
在该详细描述中所描述的数据结构和代码通常被存储在计算机 可读存储介质上，其可以是能存储供计算机系统使用的代码和/或数 据的任意装置或介质。这包括，但不限于，易失性存储器、非易失 性存储器、诸如盘驱动器之类的磁和光存储装置、磁带、CD(致密 盘)、DVD (数字多用途盘或数字视频盘)、或者现在公知或以后 开发出的能够存储计算机可读介质的其他介质。
电路验证环境图1图示根据本发明的一个实施例的电路验证环境100。电路-睑 证环境100包括许多计算机系统，该计算机系统通常可包括基于孩吏 处理器、大型计算机、数字信号处理器、便携计算装置、个人备忘 记事本、设备控制器、或装置内的计算引擎的任意类型的计算机系 统。更为具体地，参考图1,电路验证环境100包括工作站102、用 户104、网络106和电路仿真器108。网络106可包括能够将计算机节点耦合起来的任意类型的有线 或无线通信通道。这包括，但不限于，局域网、广域网、或这些网 络的组合。在本发明的一个实施例中，网络106包括互联网。在本 发明的一些实施例中，网络106包括电话和蜂窝电话网络。工作站102—般可包括包含计算能力以及包含用于与用户104 交互的机构的任意装置。工作站102包括操作系统110、监^L机构 112、测试工作台114、转换机构116、时间覆盖属性数据库118和 被验证的电路设计120。用户104可包括个人或一组个人、机构或一组才几构、计算机系 统或一组计算^li系统、或者可以与电路-验证环境100进行交互的4壬 意其他实体。电路仿真器108 —般可包括包含用于执行电路仿真的计算能力 的任意装置，其包括基于微处理器、大型计算机、数字信号处理器、 便携计算装置、设备控制器、现场可编程门阵列(FPGA )或 一 組FPGA 的任意类型的计算机系统。注意，本发明的不同实施例可以使用不同配置，而不限于在电 路-验证环境100中所图示的配置。在本发明的一些实施例中，工作 站102通过网络106耦合到电路仿真器108,而在本发明的其他实施 例中，工作站102直接耦合到电路仿真器108。在本发明的另一个实 施例中，工作站102包括电路仿真器108。图2图示根据本发明的一个实施例的电路验证系统200。电路验 证系统200包括时间覆盖属性数据库204、转换机构206、测试工作 台212、被-睑证的i殳计(DUV) 214、以及监视机构216。时间覆盖属性数据库204可包括用于将数据存储在非易失性存
储器中的任意类型的系统。这包括，但不限于，基于磁、光、或磁 -光存储装置的系统，以及基于闪存和/或电池备份存储器的存储装
置的系统。注意，时间覆盖属性数据库204可耦合到服务器、客户 端(诸如图1中的工作站102),或者可直接耦合到网络。时间覆盖 属性数据库204保存时间覆盖属性202的集合，其合起来构成DUV 214的验证覆盖方案。
在运行时间期间，转换机构206接受一个或多个时间覆盖属性 202作为输入，并生成相应的有限状态自动机(FSA) 208和软约束 210的集合。时间覆盖属性包括对将由验证输入激励来覆盖的一序列 事件的描述，并且可以是可被转换成确定性的有限状态自动机 (DFSA)的任意时间覆盖属性。在本发明的一个实施例中，时间覆 盖属性可以是正则表达式(regular expression )的形式。有限状态自 动机(FSA)包括由顶点V和边E组成的图G ( V，E)，其中顶点 描述相应的时间覆盖属性的允许状态，而边描述允许从第 一状态到 第二连通状态的状态过渡的条件。此外，FSA可包括初始状态和接 受状态，其中当FSA到达接受状态时相应的时间覆盖属性被标记成 已满足。软约束210包括允许FSA208离开相应的激活状态并趋向 于覆盖相应的时间属性的多个布尔条件。FSA的实例还包括本地加 权变量，该加片又变量被用于计算相应的软约束可被用于影响对DUV 的输入的选择的概率。
测试工作台212^妻受DUV214，并接受FSA 208和相应的软约 束210作为输入，以生成针对时间覆盖属性202的输入激励218。测 试工作台212在仿真期间创建FSA实例以观察电路设计的输入和输 出，并确定可以满足相应的时间覆盖属性的软约束。测试工作台212 基于FSA实例的当前状态，使用软约束210来偏置输入激励的随机 选择。许多FSA实例给出仿真中相应的时间帧处的软约束，但是具 有越高加权值的那些实例给出的相应的软约束具有影响选择DUV 的输入选择的越高可能性。在本发明的一个实施例中，测试工作台212是由用户生成的， 作为对电路仿真器的输入。在本发明的另一个实施例中，测试工作 台212是针对DUV自动生成的，作为对电路仿真器的输入。在本发 明的另一个实施例中，测试工作台212被实现成与电路仿真器交互 的软件组件。监视机构216接受时间覆盖属性数据库204和DUV 214作为输 入，并且与测试工作台212进行交互以监一见DUV214的输入和输出， 并确定时间覆盖属性数据库204中的已经被输入激励218所覆盖的 时间覆盖属性。在本发明的一个实施例中，测试工作台212包括监 视机构216。转换机构图3图示根据本发明的一个实施例的转换机构304的一个示例 性使用。转换机构304接受时间覆盖属性作为输入并产生相应的有 限状态自动机和软约束作为输出。图3中所示的例子给出示例性的 时间覆盖属性302，其描述对"读-修改-写"指令的允许的事务 (transaction)。这个例子使用SystemVerilog的覆盖属性牙口约束句 法，然而，也可以使用任意其他形式。时间覆盖属性302开始于一 个输入矢量，在该输入矢量中请求信号"r，，被置位且命令信号被设 置成针对多个时钟周期的读(cmd= 'READ')，从而存^f诸地址变 量"v，，被设置成地址总线值"addr，， (v==addr)。这种事务之后可以跟随多个其中请求信号"r，，未被置位(W^印的输入矢量。最后， 当前两个属性之后跟随下述输入矢量时，时间覆盖属性302被满足， 在所述输入矢量中请求信号"r，，被置位且命令信号被设置成写(cmd =='WRITE')，从而地址总线"addr，，被设置成与时间覆盖属性 "v，，的读事务所使用的相同值(v==addr)。由转换机构304所产生的FSA包括许多状态和许多过渡。FSA 的状态包括开始状态和接受状态，FSA从开始状态开始分析时间覆 盖属性，并且仅当时间覆盖属性被给定的输入序列满足时才会到达接受状态。离开开始状态的过渡条件描述了时间覆盖属性的开始条 件，而进入接受状态的过渡描述了满足时间覆盖属性的最终条件。
FSA的中间状态以及它们之间的过渡条件描述了可以导致满足时间
覆盖属性的输入矢量的可能序列。
当在DUV的仿真过程中FSA被例示时，一遇到时钟信号的正边 缘，就针对DUV的输入矢量值来计算离开开始状态的过渡条件。如 果该过渡条件^皮仿真的当前值满足，则FSA前进到过渡的目标状态。 否则，如果该过渡条件没有被仿真的当前值满足，则FSA实例被消 灭。当FSA实例朝着接受状态过渡时，由内部状态的FSA实例执行 类似的分析。如果当前输入序列满足时间覆盖属性，则FSA实例将 到达接受状态。否则，如果当前输入序列不满足时间覆盖属性，则 F S A实例将被消灭并且因此将不再影响激励生成。
对于时间覆盖属性302，转换机构304创建具有开始状态310和 接受状态320的FSA 306。当在DUV的仿真期间FSA 306被例示时， 一遇到时钟信号的正边缘，就针对DUV的输入矢量值来计算过渡条 件312。如果过渡条件312被仿真的当前值所满足，则FSA 306的实 例就前进到状态Si。否则，如果过渡条件312未被仿真的当前值所 满足，则FSA 306的实例被消灭。当FSA实例跨过状态S!朝向接受 状态320过渡时，由内部状态的FSA 306的实例执行类似的分析。 如果当前输入序列满足时间覆盖属性302，则FSA 306的实例将到达 接受状态320。否则，如果当前输入序列不满足时间覆盖属性302， 则FSA 306的实例在它到达接受状态320之前将被消灭。
由转换机构304所产生的软约束308包括许多软约束，其中相 应的软约束包括离开FSA中的相应状态的过渡的过渡条件的联合。 对于FSA 306,转换机构304从过渡314的过渡条件创建针对状态 So的软约束CO，并且从过渡316和318的过渡条件的联合创建针对 状态Si的软约束Cl。
多个FSA实例同时监视电路仿真的输入矢量以试图将输入矢量 朝着到达相应的接受状态进行偏置。随着仿真时间的前进，新的FSA实例相比已经激活了给定时间段的FSA实例具有低的到达相应的接 受状态的可能性。因此，重要的是估量FSA实例将朝着相应的状态 偏置输入激励的概率，以及估量FSA实例的软约束将估算为真或假 的概率。软约束的变量wO和wl是用于提供布尔表达式将估算为0或1 的概率的权重。这些变量对于FSA实例而言是局部的，因此由一个 FSA实例所设置的权值不干扰另一 FSA实例所设置的权值。权值wO 和wl强加布尔表达式将针对相应的FSA实例估算为1的近似概率 wl/(wl+wO),以及强加布尔表达式将估算为0的近似概率 wO/(wl+w0)。由此，权值wO和wl被用于提供对应于具有被选择用 于在电路仿真的相应的时间实例处偏置输入矢量的概率的FSA实例 的软约束。FSA实例的变量wl在例示时被i殳置成值wlO,并且无论何时 FSA实例横穿FSA图的一个过渡就增加值Dw。将FSA实例的wl 增加Dw有效地增加了软约束估算为1的近似概率的计算值，并且 反映FSA实例将到达接受状态的增大的概率。换言之，随着FSA实 例在时间上朝着接受状态前进，FSA实例的权值wl的值一直在增 加。这确保了接近到达接受状态的FSA实例相比远离接受状态的 FSA实例具有更高的偏置输入激励的可能性。对于FSA 306,无论 何时FSA实例到达状态Si (例如，穿过过渡316)，权值wl都增 加Dw。受约束的随机仿真图4给出一流程图，其图示了根据本发明的一个实施例的在生 成输入矢量以实现覆盖收敛时所包括的步骤。在系统生成偏置的随 机输入矢量之前，系统通过用无偏置的随机输入矢量对电路设计执 行仿真来开始(操作401)。 一旦无偏置的仿真完成，则系统执行后 续仿真，其偏置随机输入激励以满足在无偏置的仿真期间未被覆盖 的时间覆盖属性。为了生成偏置的随机输入矢量，系统首先接收时间覆盖属性的
集合(操作402),并选择未被覆盖的时间覆盖属性(操作404)。 接着，系统针对所选择的时间覆盖属性来生成输入矢量(操作406 )。 接着，系统确定是否剩余未被覆盖的时间覆盖属性(操作408 )。如 果剩余，则系统返回到操作404以选择另一未被覆盖的时间覆盖属 性。否则，如果不再有未被覆盖的时间覆盖属性剩余，则覆盖收敛 已经被实现并且系统返回覆盖报告(操作410)。
图5给出一流程图，其图示了根据本发明的一个实施例的在针 对时间覆盖属性生成输入矢量(操作500 )时所包括的步骤。首先， 系统将时间覆盖属性转换成FSA和相应的软约束的集合(操作502 )。 接着，系统针对当前仿真时间帧创建新的FSA实例(操作504)。 接着，系统通过从FSA实例的集合中选择软约束以偏置随机输入矢 量，从而生成针对下一个时间帧的随机输入(操作506 )，并且系统 推进仿真时间(操作508 )。接着，系统确定相应的FSA实例是否 处于接受状态(操作510)。如果没有FSA实例处于接受状态，则 系统返回到操作504以生成针对下一个仿真时间帧的输入矢量。否 则，如果FSA实例处于接受状态，则系统将时间覆盖属性标记成已 满足(操作512)。
图6给出一流程图，其图示了根据本发明的一个实施例的在生 成后续时间帧的随机输入(操作600)时所包括的步骤。首先，系统 裁剪FSA实例集合(操作602 )以消灭不能到达接受状态的FSA实 例。接着，系统通过将wl增加Dw来更新剩余软约束的wl权值(操 作606)。最终，系统生成下一组随机输入，其具有通过多个剩余软 约束来进行偏置的值(操作608 )。在本发明的一个实施例中，系统 通过选择具有最高权值的FSA实例来选择一个软约束以偏置DUV 输入的选择。在其他实施例中，系统同时使用软约束的集合，其中 对应于具有越高权值的FSA实例的软约束对DUV输入的选择具有 越大的影响。使用软约束来偏置输入激励包括基于FSA实例的当前 状态来偏置输入激励的随机选择，其中针对输入所生成的随机值具成 的输入矢量施加到被验证的电路设计的输入处(操作702 )。接着， 系统将仿真时间向前推进一个时钟周期(操作704),并估计FSA 实例的当前状态(操作706 )。图8给出一流程图，其图示了根据本发明的一个实施例的在裁 剪FSA实例集合(操作800)时所包括的步骤。为了裁剪FSA实例 集合，首先，系统选择待估算的FSA实例(操作802 ),然后估算 该FSA实例的激活状态的软约束表达式(操作804 )。接着，系统 确定该软约束表达式是否估算为假。如果是估算为假，则系统消灭 该FSA实例(操作808 )。否则，如果软约束表达式没有估算为假， 则该FSA实例被保留在集合中(操作809)。最终，系统确定是否 还存在待估算的FSA实例(操作810)。如果还剩余未被估算的FSA 实例，则系统返回到操作802以选择并估算还没有被估算的FSA实 例。已经并仅仅出于说明和描述的目的给出了上述的对本发明的实 施例的描述。它们不是旨在进行穷举或将本发明限制到所公开的形 式。因此，许多修改和变化对于本领域的普通技术人员而言是显而 易见的。另外，上述公开不是旨在限制本发明。本发明的范围仅由 所附权利要求书来限定。
权利要求
1.一种用于验证电路设计的方法，其对所述电路设计的输入激励进行偏置以满足所述电路设计要验证的一个或多个时间覆盖属性，所述方法包括执行仿真，其中随机输入激励被应用到所述电路设计；其中执行所述仿真包括，使用时间覆盖属性的有限状态自动机(FSA)实例来观察所述电路的输入和输出，以及使用与所述FSA实例相关联的软约束来偏置所述电路设计的输入激励，从而所述仿真有可能前进穿过满足所述时间覆盖属性的状态的序列。
2. 根据权利要求1所述的方法，其中使用所述软约束来偏置所 述输入激励包括基于所述FSA实例的当前状态来偏置所述输入激励 的随机选择。
3. 根据权利要求1所述的方法，其中如果所述FSA实例到达所 述时间覆盖属性的接受状态，则所述方法还包括将所述时间覆盖属 'l"生才示i己为已满足。
4. 根据权利要求1所述的方法，其中使用所述FSA实例来观察 所述电路的输入和输出包括同时使用与一个或多个时间覆盖属性相 关联的多个FSA实例来观察所述电路的输入和输出。
5. 根据权利要求4所述的方法，其中偏置所述电路的输入激励 包括确保接近接受状态的FSA实例比远离接受状态的FSA实例具有 更高的偏置所述输入激励的可能性。
6. 根据权利要求1所述的方法，其中在执行所述仿真之前，所 述方法还包括执行在先的无偏置的仿真，在无偏置的仿真中所述电 路的输入激励未被偏置以满足特定的时间覆盖属性；以及其中，在完成所述在先的无偏置的仿真之后，所述仿真随后偏置 所述输入激励以覆盖在所述无偏置的仿真期间未被覆盖的时间覆盖属性。
7. 根据权利要求1所述的方法，其中在执行所述仿真之前，所 述方法还包括将所述时间覆盖属性转换成所述FSA和所述软约束。
8. 根据权利要求7所述的方法，其中所述FSA是确定性的FSA。
9. 一种电路验证系统，其对电路设计的输入激励进行偏置以满 足所述电路设计要验证的 一 个或多个时间覆盖属性，所述系统包括转换机构，其被配置成将相应的时间覆盖属性转换成相应的有限 状态自动机(FSA )和相应的软约束集合，其中所述软约束集合限定 所述FSA中的允许的过渡；以及测试台环境，其被配置成执行仿真，在所述仿真中随机输入激励 被应用到所述电路设计，其中所述测试台环境如下才丸行所述仿真 使用时间覆盖属性的FSA实例来观察所述电路设计的输入和输出，以及使用与所述FSA实例相关联的软约束来偏置所述电路设计 的输入激励，从而所述仿真有可能前进穿过满足所述时间覆盖属 性的状态的序列。
10. 根据权利要求9所述的电路验证系统，其中使用所述软约束 来偏置所述输入激励包括基于所述FSA实例的当前状态来偏置所述 输入激励的随机选择。
11，根据权利要求9所述的电路验证系统，其中如果所述FSA 实例到达所述时间覆盖属性的接受状态，则所述方法还包括将所述 时间覆盖属性标记成已满足。
12. 根据权利要求9所述的电路验证系统，其中使用所述FSA 实例来观察所述电路的输入和输出包括同时使用与 一 个或多个时间 覆盖属性相关联的多个FSA实例来观察所述电路的输入和输出。
13. 根据权利要求12所述的电路验证系统，其中偏置所述电路 的输入激励包括确�？拷�接受状态的FSA实例比远离接受状态的 FSA实例具有更高的偏置所述输入激励的可能性。
14. 根据权利要求9所述的电路验证系统，其中所述FSA是确定性的FSA。
15. 根据权利要求9所述的电路验证系统，其中在执行所述仿真之前，所述方法还包括执行在先的无偏置的 仿真，在无偏置的仿真中所述电路的输入激励未被偏置以满足特定 的时间覆盖属性；以及其中，在完成所述在先的无偏置的仿真之后，所述仿真随后偏置 所述输入激励以覆盖在所述无偏置的仿真期间未被覆盖的时间覆盖 属性。
16. 根据权利要求9所述的电路验证系统，还包括监视机构，其 被配置成监视在给定输入激励的仿真期间硬件描述的输入和输出， 以确定已经被所述输入激励覆盖的时间覆盖属性。
17. —种存储指令的计算机可读存储介质，所述指令当被计算机所述电路设计的输入激励进行偏置以满足所述电路设计要验证的一 个或多个时间覆盖属性，所述方法包括执行仿真，其中随机输入激励被应用到所述电路设计； 其中执行所述仿真包括，使用时间覆盖属性的有限状态自动机(FSA)实例来观察所 述电路的输入和输出，以及使用与所述F S A实例相关联的软约束来偏置所述电路设计 的输入激励，从而所述仿真有可能前进穿过满足所述时间覆盖属 性的状态的序列。
18. 根据权利要求17所述的计算机可读存储介质，其中使用所 述软约束来偏置所述输入激励包括基于所述FSA实例的当前状态来 偏置所述输入激励的随机选择。
19. 根据权利要求17所述的计算机可读存储介质，其中如果所 述FSA实例到达所述时间覆盖属性的接受状态，则所述方法还包括 将所述时间覆盖属性标记为已满足。
20. 根据权利要求17所述的计算机可读存储介质，其中使用所述F S A实例来观察所述电路的输入和输出包括同时使用与 一 个或多 个时间覆盖属性相关联的多个FSA实例来观察所述电路的输入和输 出。
21. 根据权利要求20所述的计算机可读存储介质，其中偏置所 述电路的输入激励包括确保接近接受状态的FSA实例比远离接受状 态的FSA实例具有更高的偏置所述输入激励的可能性。
22. 根据权利要求17所述的计算机可读存储介质，其中在执行 所述仿真之前，所述方法还包括执行在先的无偏置的仿真，在无偏史丄A古 r+」4"、 A 丄A iWv 、 ) 上t JJr 史，、,，'廿/i-丄/ nJ" 雍《昆且口V '1々升丁 〃1 ^ & W H、J邪'J /、 /秋/zw个7艮'l师且/pj 口v WM lHJ ^TJL显/禺性；以及其中，在完成所述在先的无偏置的仿真之后，所述仿真随后偏置 所述输入激励以覆盖在所述无偏置的仿真期间未被覆盖的时间覆盖 属性。
23. 根据权利要求17所述的计算机可读存储介质，其中在执行 所述仿真之前，所述方法还包括将所述时间覆盖属性转换成所述 FSA和所述软约束。
24. 根据权利要求23所述的方法，其中所述FSA是确定性的 FSA。
全文摘要
本发明的一个实施例提供一种系统，其通过对电路设计的输入激励进行偏置以满足该电路设计要验证的一个或多个时间覆盖属性来验证电路设计。该系统执行仿真，在所述仿真中随机输入激励被应用到该电路设计。系统通过使用时间覆盖属性的有限状态自动机(FSA)实例来观察电路的输入和输出，以及通过使用与FSA实例相关联的软约束对电路设计的输入激励进行偏置从而该仿真有可能前进穿过满足该时间覆盖属性的状态的序列来执行该仿真。
文档编号G01R31/28GK101681392SQ200980000245
公开日2010年3月24日 申请日期2009年3月10日 优先权日2008年3月31日
发明者E·塞尔尼, S·A·杜达尼, W·R·迪弗雷纳 申请人:新思科技有限公司