专利名称：用于芯片测试机上的模拟数字混合信号芯片测试卡的制作方法
技术领域：
本实用新型属于集成电路芯片测试领域，尤其是一种用于芯片测试机上的模拟数字混合信号芯片测试卡。
背景技术：
集成电路设计、生产厂家在设计、生产出集成电路芯片后，通常需要使用专用的芯片测试机对集成电路芯片进行测试，以识别坏片并进行标识，为后道工序生产创造条件，只有通过测试的集成电路芯片才能出厂销售，没有通过测试的集成电路芯片则不能出厂。目前，国内集成电路芯片测试主要由集成电路芯片生产厂家自行测试和委托专业测试厂家测试两种模式。由于目前国内芯片生产厂家测试能力不足，专业测试厂家稀缺，使得芯片测试成为部分芯片产品及时投放市场的瓶颈，同时，由于芯片测试技术要求相对较高，成本较大，而专业的芯片设计企业一般不倾向于投资购买昂贵的测试设备，使得性价比高的自主研发的测试机、测试板卡需求应运而生。目前，集成电路芯片的种类繁多，既有输入/输出信号全部为一种类型信号的集成电路芯片，如全数字信号芯片和全模拟信号芯片，也有输入/输出信号为不同信号类型的混合信号集成电路芯片，如输入为数字信号而输出为模拟信号的集成电路芯片，或输入为模拟信号而输出为数字信号的集成电路芯片，但通常芯片测试机很难满足不同类型集成电路芯片测试的需要。由于混合信号芯片同时
需要处理数字信号及模拟信号，如对于音频A/D芯片，需要由芯片测试机产生模拟信号以满足被测芯片的模拟信号的输入需要并对其输出的数字信号进行处理，因此，对混合信号芯片进行测试的技术难度相当高。现有的芯片测试机通常只能够对单一类型信号的集成电路芯片进行测试，而不能对混合信号芯片进行有效地测试，而且测试成本昂贵。发明内容
本实用新型的目地在于克服现有技术的不足，提出一种能够对模拟数字混合芯片提供测试的用于芯片测试机上的模拟数字混合信号芯片测试卡，这种芯片测试卡安装在芯片测试机上能够对输入为模拟信号而输出为数字信号的混合信号芯片进行测试，也可以将其与其他类型的芯片测试卡共同安装在芯片测试机上，实现对多种类型的集成电路芯片的测试功能，具有结构设计合理、测试成本低廉、性价比高的特点。
本实用新型解决其技术问题是采取以下技术方案实现的
4一种用于芯片测试机上的模拟数字混合信号芯片测试卡，由连接有被测 芯片载板的芯片测试卡构成，在芯片测试卡上安装有芯片测试电路，所述的
芯片测试电路包括系统接口模块、配置芯片、FPGA处理�？榧笆Ｗ荒？椋� 系统接口�？橥ü芟哂隖PGA处理�？橄嗔樱肱渲眯酒嗔拥腇PGA 处理�？橥ü中藕攀涑龆擞胧Ｗ荒？榈氖淙攵讼嗔樱ü刂贫� 与被测芯片载板相连接，数模转换�？榈氖涑龆擞氡徊庑酒匕宓哪Ｄ庑藕� 输入端相连接，被测芯片载板的数字信号输出端与FPGA处理�？榈氖中藕� 输入端相连接。
而且，所述的FPGA处理�？橛梢豢镕PGA芯片构成，所述的数模转换模 块由 一个数模转换子�？楣钩�。
而且，所述的FPGA处理模块由2 8块FPGA芯片构成，在2 8块FPGA
芯片与系统接口�？橹淞右坏刂芬肼肽？椋凰龅氖Ｗ荒？橛�2 8 个数模转换子�？楣钩�。
而且，所述的FPGA芯片内置有FPGA接口�？�、周期信号发生器、存储 器控制�？�、存储器地址生成�？�、存储器、采样控制�？�、被测芯片控制 �？椋低呈萃ü鼺PGA接口�？榉直鹩胫芷谛藕欧⑸骷安裳刂颇？榈� 输入端相连接，周期信号发生器还分别与外部时钟及测试卡系统时钟相连接， 周期信号发生器的输出端分别连接到存储器控制�？�、存储器地址生成�？�、 采样控制�？樯希娲⑵骺刂颇？榈氖涑龆擞氪娲⑵鞯刂飞赡？橄嗔樱� 存储器地址生成�？榈氖涑龆朔直鹩氲谝淮娲⑵�、第二存储器、第三存储器 及第四存储器相连接，第二存储器、第三存储器以及第四存储器分别输出相 位信号、高十位数字信号及低十位数字信号，并分别连接到第一存储器的输 入端，采样控制�？榈氖涑龆恕⒉馐钥ㄏ低呈敝臃直鹆拥奖徊庑酒刂颇� 块的输入端上，被测芯片控制�？榈目刂贫思笆菔淙攵朔直鹩氡徊庑酒� 板相连接，被测芯片控制模块的数据输出端与第五存储器�？橄嗔�。
而且，所述的数模转换子�？榘―AC转换芯片、电流电压转换�？�、 加法器、放大器、八阶低通滤波器、可控增益选择电路及差分放大器，两片 DAC转换芯片的输入端分别与FPGA处理�？槭涑龅母呤皇中藕藕偷褪� 数字信号相连接，第一 DAC转换芯片的输出端通过第一电流电压转换�？榱� 接到加法器的第一输入端，第二 DAC转换芯片的输出端通过第二电流电压转 换�？榱拥椒糯笃鞯氖淙攵耍梅糯笃鞯氖涑龆肆拥郊臃ㄆ鞯牡诙淙� 端，该加法器的输出端与八阶低通滤波器的输入端相连接，八阶低通滤波器 的输出端及FPGA芯片输出的控制信号分别连接到可控增益选择电路的两输入 端，可控增益选择电路输出单通道模拟波形信号，可控增益选择电路还与差 分放大器的输入端相连接，该差分放大器输出双通道模拟波形信号。而且，所述的FPGA芯片采用的是Xilinx的Virtex-5系列芯片，所述的配置芯片采用的是Xilinx的XCF08P芯片。
而且，所述的DAC转换芯片为16位数模转换芯片，所述电流电压转换�？橛葾D829芯片组成。
而且，所述的系统接口�？椴捎玫氖撬母�4X48管脚的连接器构成的接口或PCI接口。
本实用新型的优点和积极效果是
1、 本芯片测试卡将系统接口模块、FPGA处理�？�、数模转换�？橛谢亟岷显谝黄穑現PGA处理�？橛胧Ｗ荒？樽远徊庑酒芍钊缯也�、方波、三角波等模拟输入信号，被测芯片对输入的模拟信号进行处理后输出数字信号返回给FPGA处理模块，FPGA处理�？槎越邮盏氖中藕沤写聿⒋娲⑵鹄矗詈笥上低辰涌谀？樗突氐叫酒馐曰闹靼迳吓卸掀湫藕攀欠裎返氖涑鲂藕牛佣迪至四Ｄ馐只旌闲藕判酒牟馐裕捎诓捎没贔PGA技术的处理�？椋哂写硭俣瓤�、性能稳定等特点。
2、 本芯片测试卡既可以单独插入到通用的芯片测试机主板上，构成独立的模拟数字混合信号芯片测试机，也可以将其与其他类型的芯片测试卡共同安装在芯片测试机的主板上，构成多功能的芯片测试机，实现对多种集成电路芯片的测试功能，具有结构设计合理、测试成本低廉、性价比高的特点。
3、 本芯片测试卡采用�？榛杓疲瓤梢圆捎靡宦反砟？槭迪侄缘ジ鲂酒牟馐怨δ埽档土诵酒馐曰某杀荆灰部梢苑奖愕乩┏湮嗦反砟？槭迪滞倍远喔鲂酒馐缘牟馐怨δ埽岣吡诵酒馐曰牟馐孕�。
4、 本实用新型设计合理，具有性能稳定、测试速度快、效率高、使用灵活方便等特点，满足了对模拟数字混合信号芯片的测试需要，同时，本芯片测试卡还可以与其他类型测试卡或功能板卡配合使用，实现了对不同类型芯片的测试需要，扩展了其应用的范围。
图1是本实用新型的芯片测试电路的原理框图2是具有四路处理功能的芯片测试电路的原理框图3是FPGA芯片内置的电路原理框图4是数模转换子�？榈牡缏吩砜蛲�5是正弦波的幅值计算方法示意图6是存储器存入的数据及相位角的示意图。
具体实施方式
以下结合附图对本实用新型实施例做进一步详述。
一种用于芯片测试机上的模拟数字混合信号芯片测试卡，由连接有被测芯片载板的测试卡构成，被测芯片插入到被测芯片载板上的芯片插座内，该
芯片测试卡可以插在G5000测试机的主板上，也可以安装在其他通用测试设 备的卡槽内。该芯片测试卡安装有芯片测试电路，如图1所示，该芯片测试 电路包括系统接口�？�、配置芯片、FPGA处理�？榧笆Ｗ荒？椋低辰� 口�？橥ü葑芟�、控制总线及地址总线与FPGA处理�？橄嗔樱挥肱渲� 芯片相连接的FPGA处理�？橥ü中藕攀涑龆擞胧Ｗ荒？榈氖淙攵讼� 连接，能够将FPGA处理模块产生的数字信号传送给数模转换模块，FPGA处理 �？橥ü刂贫擞氡徊庑酒匕逑嗔樱Ｗ荒？榈氖涑龆擞氡徊庑酒� 载板的模拟信号输入端相连接，能够将其生成的模拟信号波形传送给被测芯 片载板上的被测芯片上，被测芯片在FPGA处理�？榈目刂菩藕诺目刂葡轮葱� 相应的功能处理；被测芯片载板的数字信号输出端与FPGA处理�？榈氖中� 号输入端相连接，被测芯片载板能够将被测芯片执行结果反馈给FPGA处理模 块，FPGA处理�？榻邮盏氖中藕沤写聿⒋娲⑵鹄矗詈笥上低辰涌� 模块送入芯片测试机的主板上判断其信号是否为正确的输出信号，从而实现 了对模拟数字混合信号芯片的测试。
芯片测试电路中的FPGA处理�？榭梢杂梢豢镕PGA芯片构成，同时数模 转换模块由一个数模转换子�？楣钩桑烧庋酒馐缘缏饭钩傻男酒馐� 卡能够实现对单个被测芯片的测试功能。FPGA处理模块也可以由一组FPGA芯 片构成，即FPGA芯片的数量为2 8块，同时，数模转换�？橛梢蛔槭Ｗ� 换子�？楣钩桑词Ｗ蛔幽？榈氖课�2 8个。由于存在多块FPGA芯 片，因此在FPGA芯片与系统接口�？橹淞右坏刂芬肼肽？椋訤PGA芯 片进行选择。图2所示为设置有4块FPGA芯片和4个数模转换子�？榈男酒� 测试电路。在本实施例中，FPGA芯片采用的是Xilinx公司Virtex-5系列芯 片的XC5VLX30芯片，所述的配置芯片采用的是Xilinx公司的专用PR0M芯片 XCF08P,通过该配置芯片可以将4个FPGA与其并行连接在一起，配置芯片内 设有编程数据，实现了上电后为FPGA芯片加载程序的功能。
芯片测试电路中的系统接口�？榭梢圆捎盟母�4 X 48 (每个为192管脚) 的连接器作为连接接口或PCI接口，如果要将本芯片测试卡安装到G5000芯 片测试机的主板上，该芯片测试卡采用的是4对192管脚的公、母连接器作 为接口，如果要将本芯片测试卡结合其他测试卡安装到通用测试设备上，该 芯片测试卡采用的是PCI接口。系统接口模块的作用是将芯片测试机的主板 与芯片测试卡建立一种连接方式，通过该系统接口�？榭梢园咽荨⒌刂泛� 控制信号从芯片测试机的主板上引入到本芯片测试电路的相应�？樯�。地址 译码�？槭歉莸刂沸藕叛≡裣嘤Φ腇PGA芯片，该系统接口�？橐环矫婵梢� 将数据传递到测试卡及其FPGA芯片内部，另一方面可以通过系统接口�？榘巡馐钥ǚ祷氐氖菰倩厮透酒馐曰闹靼迳希瓿墒莸乃虼洹？� 制信号在芯片测试卡上经过相应的逻辑变化去控制各�？榈亩列匆约爸刂霉� 能。
FPGA处理�？橹械腇PGA芯片采用�？榛杓疲涔δ苁侵贫ǔ鲇没б允� 字编码格式定义的波形，并且在一个可编程的时间间隔中将其输出到数模转 换�？樯�。该FPGA芯片内置有FPGA接口�？�、周期信号发生器、存储器控 制�？�、存储器地址生成�？�、存储器、采样控制�？�、被测芯片控制�？椋� 如图3所示，系统数据通过FPGA接口�？榉直鹩胫芷谛藕欧⑸骷安裳刂� �？榈氖淙攵讼嗔樱芷谛藕欧⑸骰狗直鹩胪獠渴敝蛹安馐钥ㄏ低呈敝� 相连接，周期信号发生器的输出端分别连接到存储器控制模块、存储器地址 生成�？�、采样控制�？樯希娲⑵骺刂颇？榈氖涑龆擞氪娲⑵鞯刂飞赡� 块相连接，存储器地址生成�？榈氖涑龆朔直鹩氲谝淮娲⑵鳌⒌诙娲⑵�、 第三存储器及第四存储器相连接，第二存储器、第三存储器以及第四存储器 输出相位信号(相位标示和相位角)及高十位数字信号、低十位数字信号， 高十位数字信号为二十位数字信号的高位数据，低十位数字信号为二十位数 字信号的低位数据，第二、三、四存储器的输出端与第一存储器的输入端相 连接，由第一存储器记录相位角信号及高十位数字信号、低十位数字信号， 采样控制�？榈氖涑龆�、测试卡系统时钟分别连接到被测芯片控制�？榈氖� 入端上，被测芯片控制模块的控制端及数据输入端分别与被测芯片载板相连 接，被测芯片控制�？榈氖菔涑龆擞氲谖宕娲⑵髂？橄嗔印�
在本实施例中，FPGA芯片的系统时钟频率为100MHz，最大采样点为3600 个。FPGA芯片对输出波形的要求是音频覆盖范围为50Hz至20KHz，信号幅 度范围为0 +10V或一5V +5V的可编程波形，用户可以从三个预设波形中 (正弦波，三角波，方波)选择一个或者自定义一个波形。周期信号发生模 块包括一个12位的寄存器，存储着由用户在系统允许范围内定义的周期，周 期信号发生器输入的基准时钟可以是测试卡的系统时钟，也可以是系统外部 时钟源提供的时钟，作为存储器地址生成器和采样控制�？榈氖敝有藕牛� 时钟最大为50MHz。采样控制�？橛扇舾筛�12bits的寄存器和计数器组成， 上述寄存器中存储了用户自定义的每周期的采样点数，在本实施例中，允许 的最大采样点数为3600个采样点，用户还可以选择采样的周期数，即采样一 个周期后停止采样或者在若干个周期后停止。由于线性电路的延迟，考虑到 D/A转换的稳定性，采样点之间的持续时间要大于500ns，因此最大采样率为 2MS/s。 FPGA芯片除了产生送往数模转换�？榈�20位数字信号外，同时还向 被测芯片载板输出一系列控制被测芯片运行的控制信号，例如TRIG、 SCLK、 CNV、 N_CS，其中CNV可根据测试芯片的不同进行编程，最大宽度为327. 68us，
8SCLK是20ns, TRIG是10ns， N一CS (片选信号)可根据测试芯片的不同类型进 行编程；FPGA芯片通过第三、第四存储器输出20位数字信号，送往数模转换 �？榻凶唬坏诙娲⑵魇涑龅谋昙切藕�(PHASE MKR)可作为外部数字逻 辑的触发信号，第二存储器还输出15bits的相位角数据。FPGA芯片可将被测 芯片反馈的数据通过被测芯片控制模块存储至第五存储器中，最后由系统接 口�？樗腿胄酒馐曰闹靼迳吓卸掀湫藕攀欠裎返氖涑鲂藕牛佣� 现了模拟数字混合信号芯片的测试。
数模转换�？橹械氖Ｗ蛔幽？榘―AC转换芯片、电流电压转换模 块、加法器、放大器、八阶低通滤波器、可控增益选择电路及差分放大器， 如图4所示，在本实施例中，DAC转换芯片为16位数模转换芯片DAC16，为 了实现20位的数模转换，因此需要两片DAC16芯片，第一DAC转换芯片和第 二DAC转换芯片的输入端分别与FPGA芯片输出的高十位数字信号(PMSB)和 低十位数字信号(PLSB)相连接，第一 DAC转换芯片的输出端通过第一电流 电压转换�？榱拥郊臃ㄆ鞯牡谝皇淙攵耍诙� DAC转换芯片的输出端连接 到第二电流电压转换�？椋鲜隽礁龅缌鞯缪棺荒？榫葾D829芯片组成， 第二电流电压转换�？榈氖涑龆肆拥椒糯笃鞯氖淙攵耍梅糯笃鞯氖涑龆� 连接到加法器的第二输入端，该加法器的输出端与八阶低通滤波器的输入端 相连接，八阶低通滤波器的输出端及FPGA芯片输出的控制信号分别连接到可 控增益选择电路的两输入端，可控增益选择电路输出增益可调的单通道模拟 波形信号，并且该可控增益选择电路还与差分放大器的输入端相连接，输出 增益可调的双通道模拟波形信号。
在本实施例中，数模转换子�？槲耸迪�20位的数模转换使用了两块 DAC16芯片，每片DAC16中的10位分别作为数据的高十位与低十位，其中低 IO位的转换结果需经过一个由放大器组成的縮小电路，将低IO位得到的电压 縮小合适的倍数和高10位得到的电压进行相加，组成完整的20位D/A转换 电路。从加法器输出的模拟信号并不是平滑的波形信号，其中夹带了很多高 频谐波，为了最大程度的滤除高次谐波，在加法器的后面加入了一组八阶低 通滤波器。可控增益选择电路是用来控制输出波形的幅度，以达到被测芯片 对输入波形信号的要求。随着信号的高速化，为了降低干扰越来越多的被测 芯片选择了差分输入模式，所以在电路中加入了一个差分放大器�？椋媚� 块可将单信号转换成差分信号。波形信号经过以上一系列的处理之后，可以 输出静态直流误差为+/-2LSB、 THD (总谐波失真)小于-100dB的精确模拟波 形，之后作为被测芯片的标准波形输入。
本实用新型的工作原理如下
本芯片测试卡通过系统接口模块接收主板上的地址、数据及控制信号，通过译码�？樵俜直鹗淙敫嘤Φ腇PGA处理�？�。本芯片测试卡上设有的独 立的晶振电路可分别产生测试卡系统时钟，根据产生波形的要求，需要先对 FPGA芯片里面的数据存储器进行写入操作，使其存储所需要波形量化后的电 平数值及对应的相位数据，即在已知预期波形的幅值、频率等前提下，对波 形进行量化，量化点为3600个，把一个周期的波形按频率分为3600份，把 每个点对应的量化幅值及相位存储到FPGA芯片的数据存储器中(第三存储器 和第四存储器)，如图5、图6所示的为正弦波的幅值计算方法示意图及存储 器存入的数据及相位角的示意图。在FPGA芯片的写入工作完成后，可以开始 采样并输出连续波形了，由FPGA芯片的采样控制电路输出采样控制信号(每 周期采样点不多于3600,采样间隔大于500ns)。 FPGA芯片的被测芯片控制电 路可产生控制信号及时钟，用于控制被测芯片载板上的被测芯片工作，并产 生读回时钟信号及读回控制信号，用于读回被测芯片输出的数字信号，最后 由系统接口模块将此数字信号送入芯片测试机的主板上与最初计算波形的采 样点得到的数字编码值进行对比，如果判断一致，说明被测芯片为合格产品， 如果不一致，说明被测芯片为不合格产品从而实现了对模拟数字混合信号芯 片的测试。
需要强调的是，本实用新型所述的实施例是说明性的，而不是限定性的， 因此本实用新型并不限于具体实施方式
中所述的实施例，凡是由本领域技术 人员根据本实用新型的技术方案得出的其他实施方式，同样属于本实用新型 保护的范围。
10
权利要求1、一种用于芯片测试机上的模拟数字混合信号芯片测试卡，由连接有被测芯片载板的芯片测试卡构成，在芯片测试卡上安装有芯片测试电路，其特征在于所述的芯片测试电路包括系统接口模块、配置芯片、FPGA处理�？榧笆Ｗ荒？椋低辰涌谀？橥ü芟哂隖PGA处理�？橄嗔樱肱渲眯酒嗔拥腇PGA处理�？橥ü中藕攀涑龆擞胧Ｗ荒？榈氖淙攵讼嗔樱ü刂贫擞氡徊庑酒匕逑嗔樱Ｗ荒？榈氖涑龆擞氡徊庑酒匕宓哪Ｄ庑藕攀淙攵讼嗔樱徊庑酒匕宓氖中藕攀涑龆擞隖PGA处理模块的数字信号输入端相连接。
2、 根据权利要求1所述的用于芯片测试机上的模拟数字混合信号芯片测 试卡，其特征在于所述的FPGA处理模块由一块FPGA芯片构成，所述的数 模转换�？橛梢桓鍪Ｗ蛔幽？楣钩伞�
3、 根据权利要求1所述的用于芯片测试机上的模拟数字混合信号芯片测 试卡，其特征在于所述的FPGA处理�？橛�2 8块FPGA芯片构成，在2 8 块FPGA芯片与系统接口�？橹淞右坏刂芬肼肽？椋凰龅氖Ｗ荒？� 由2 8个数模转换子�？楣钩伞�
4、 根据权利要求2或3所述的用于芯片测试机上的模拟数字混合信号芯 片测试卡，其特征在于所述的FPGA芯片内置有FPGA接口�？�、周期信号 发生器、存储器控制�？�、存储器地址生成�？�、存储器、采样控制�？椤� 被测芯片控制�？椋低呈萃ü鼺PGA接口�？榉直鹩胫芷谛藕欧⑸骷安� 样控制�？榈氖淙攵讼嗔樱芷谛藕欧⑸骰狗直鹩胪獠渴敝蛹安馐钥ㄏ� 统时钟相连接，周期信号发生器的输出端分别连接到存储器控制�？�、存储 器地址生成�？�、采样控制�？樯希娲⑵骺刂颇？榈氖涑龆擞氪娲⑵鞯刂� 生成�？橄嗔樱娲⑵鞯刂飞赡？榈氖涑龆朔直鹩氲谝淮娲⑵�、第二存 储器、第三存储器及第四存储器相连接，第二存储器、第三存储器以及第四 存储器分别输出相位信号、高十位数字信号及低十位数字信号，并分别连接 到第一存储器的输入端，采样控制�？榈氖涑龆�、测试卡系统时钟分别连接 到被测芯片控制模块的输入端上，被测芯片控制�？榈目刂贫思笆菔淙攵� 分别与被测芯片载板相连接，被测芯片控制�？榈氖菔涑龆擞氲谖宕娲⑵� 模块相连接。
5、 根据权利要求2或3所述的用于芯片测试机上的模拟数字混合信号芯 片测试卡，其特征在于所述的数模转换子�？榘―AC转换芯片、电流电 压转换模块、加法器、放大器、八阶低通滤波器、可控增益选择电路及差分放大器，两片DAC转换芯片的输入端分别与FPGA处理�？槭涑龅母呤皇� 信号和低十位数字信号相连接，第一 DAC转换芯片的输出端通过第一电流电 压转换�？榱拥郊臃ㄆ鞯牡谝皇淙攵耍诙� DAC转换芯片的输出端通过第 二电流电压转换模块连接到放大器的输入端，该放大器的输出端连接到加法 器的第二输入端，该加法器的输出端与八阶低通滤波器的输入端相连接，八 阶低通滤波器的输出端及FPGA芯片输出的控制信号分别连接到可控增益选择 电路的两输入端，可控增益选择电路输出单通道模拟波形信号，可控增益选 择电路还与差分放大器的输入端相连接，该差分放大器输出双通道模拟波形 信号。
6、 根据权利要求2或3所述的用于芯片测试机上的模拟数字混合信号芯 片测试卡，其特征在于所述的FPGA芯片采用的是Xilinx的Virtex-5系列 芯片，所述的配置芯片采用的是Xilinx的XCF08P芯片。
7、 根据权利要求5所述的用于芯片测试机上的模拟数字混合信号芯片测 试卡，其特征在于所述的DAC转换芯片为16位数模转换芯片，所述电流电 压转换�？橛葾D829芯片组成。
8、 根据权利要求1所述的用于芯片测试机上的模拟数字混合信号芯片测 试卡，其特征在于所述的系统接口�？椴捎玫氖撬母�4X48管脚的连接器 构成的接口或PCI接口。
专利摘要本实用新型涉及一种用于芯片测试机上的模拟数字混合信号芯片测试卡，该芯片测试卡设有芯片测试电路，芯片测试电路的系统接口模块通过总线与FPGA处理模块相连接，与配置芯片相连接的FPGA处理�？橥ü中藕攀涑龆擞胧Ｗ荒？榈氖淙攵讼嗔樱ü刂贫擞氡徊庑酒匕逑嗔樱Ｗ荒？榈氖涑龆擞氡徊庑酒匕宓哪Ｄ庑藕攀淙攵讼嗔樱徊庑酒匕宓氖中藕攀涑龆擞隖PGA处理�？榈氖中藕攀淙攵讼嗔�。本实用新型设计合理，具有性能稳定、测试速度快、效率高、使用灵活方便等特点，满足了对模拟数字混合信号芯片的测试需要，同时，本芯片测试卡还可以与其他类型测试卡或功能板卡配合使用，实现了对不同类型芯片的测试需要。
文档编号G01R31/317GK201434902SQ20092009766
公开日2010年3月31日 申请日期2009年7月8日 优先权日2009年7月8日
发明者华 刘, 华锡培, 琳 姚, 超 张, 赵春莲 申请人:天津渤海易安泰电子半导体测试有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
