专利名称：熔丝检测装置的制作方法
技术领域：
本发明涉及一种熔丝检测装置。
背景技术：
在现今的集成电路中，常利用一种所谓的熔丝来完成功能选择或是输出电压准位调整等功效。简单来说，就是利用一个或多个的熔丝，并通过烧断而形成断路或是未被烧断而形成短路的状态来产生超过一种的组合，并通过这些组合来设定所要选用的功能或所要产生的输出电压准位。这种熔丝的状态的判断一旦发生错误，就会使整个集成电路运行不正确而产生无法弥补的错误。以下请参照图1，图1为一种现有的熔丝检测装置100。熔丝检测装置100包括作为开关的晶体管Pl及Ni、用以建构锁存器的晶体管P2、P3、N2及N3以及反向器INVl所组成，用以检测熔丝FUSE的短路断路的状态。熔丝检测装置100的动作细节则请同时参照图 2示出的熔丝检测装置100的波形图。首先，熔丝检测装置100所接收作为电源的参考电压 VINT被开启并逐渐上升至稳定状态。同时，控制信号bFPUP被致能(保持逻辑低准位)并导通晶体管P1。此时由晶体管P2、P3、N2及N3建构的锁存器拴锁其所接收到的等于参考电压VINT的信号(逻辑高准位)，并通过反向器INVl输出逻辑低准位的检测信号bFLATS。 接着，控制信号bFPUP转态为逻辑高准位(禁能)并关闭晶体管P1，另一控制信号FPUN则致能(转态为逻辑高准位)以导通晶体管m。在熔丝FUSE未被烧断(短路)的状态下，晶体管P2、P3、N2及N3建构的锁存器改拴锁到接地电压VSS并使检测信号bFLATS转态为逻辑高准位信号。在此请注意，熔丝检测装置100中的熔丝虽为短路的状态，但代表熔丝FUSE状态的检测信号bFLATS在时间点Tl间却呈现代表熔丝FUSE已被烧断的断路状态(逻辑准位)。 也就是说，此种现有的熔丝检测装置100是很容易产生误判断的状况的。
发明内容
本发明的目的在于提供一种熔丝检测装置，有效避免熔丝状态判断错误发生的可能。本发明提出一种熔丝检测装置，包括检测器、校正器以及逻辑运算单元。检测器中包括检测开关�？橐约凹觳馑嫫�。检测开关�？榇拥谝徊慰嫉缪褂肴鬯考洌邮盏谝患暗诙刂菩藕牛⒁谰莸谝患暗诙刂菩藕乓约叭鬯康亩搪坊蚨下纷刺醪郊觳饨峁�。其中，熔丝串接于检测开关�？橛氲诙慰嫉缪辜�。检测锁存器耦接检测开关模块并接收初步检测结果，依据初步检测结果来存储初步检测结果的电压值或保持其原来所存储的电压值，检测锁存器并依据其所存储的电压值产生校正前检测信号。校正器则包括校正开关模块以及校正锁存器。校正开关�？椋佑诟玫谝徊慰嫉缪褂敫玫诙慰嫉缪辜洌邮盏谝患暗诙刂菩藕牛⒁谰莸谝患暗诙刂菩藕挪Ｕ峁�。校正锁存器耦接校正开关�？椴⒔邮招Ｕ峁Ｕ嫫鞔娲⑿Ｕ峁⒁谰菪Ｕ峁姆聪蛞允涑鲂Ｕ藕�。逻辑运算单元耦接检测器以及校正器，接收并依据校正前检测信号以及校正信号以进行逻辑运算，并借以产生校正后检测信号。本发明的有益效果在于，综上所述，本发明利用校正器来提供校正信号以通过逻辑运算单元来遮罩校正前检测信号所产生可能发生误判断的部分。并且，这个校正信号由熔丝检测装置内部自行产生，可以有效避免其他信号的干扰。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
图1为一种现有的熔丝检测装置。图2为熔丝检测装置的波形图。图3为本发明的一实施例的熔丝检测装置的示意图。图4为本发明实施例的熔丝检测装置的一实施方式。图5为图4所示本发明的熔丝检测装置实施方式的波形图。图6为本发明的另一实施例的熔丝检测装置的示意图。其中，附图标记说明如下100、300、600 熔丝检测装置321 校正开关�？�322:校正锁存器330、650 逻辑运算单元310,620 检测器320、610 校正器330 逻辑运算单元311 检测开关�？�312 检测锁存器630 640 扩充检测器660 670 扩充逻辑运算单元SIGl 初步检测结果SIG2 校正前检测信号CR 校正结果CRS 校正信号Pl P6、N1 N6 晶体管INVl、INV2 反向器bFPUP、FPUN 控制信号bFLATS 检测信号FUSE、DFUSE 熔丝VSS、VINT 参考电压NANDl 与非门
具体实施例方式以下请参照图3，图3为本发明的一实施例的熔丝检测装置300的示意图。熔丝检测装置300包括检测器310、校正器320以及逻辑运算单元330。检测器310包括检测开关�？�311以及检测锁存器312。检测开关�？�311串接在参考电压VINT与熔丝FUSE间，接收控制信号bFPUP以及控制信号FPUN。检测开关�？�311依据控制信号bFPUP、FPUN以及熔丝FUSE的短路或断路状态产生初步检测结果SIG1，其中，熔丝FUSE串接于检测开关�？�311与参考电压VSS 间。在本实施例中，检测开关�？�311由晶体管Pl以及m所分别构成的检测开关来实施， 其中，晶体管Pi的检测开关耦接至参考电压VINT并受控于控制信号bFPUP。晶体管m的检测开关串接于熔丝FUSE与晶体管Pl间并受控于控制信号FPUN。另外，检测锁存器312耦接检测开关模块311并接收初步检测结果SIG1。检测锁存器312依据初步检测结果SIGl来存储初步检测结果的电压值SIGl或保持其原来所存储的电压值。检测锁存器312并依据其所存储的电压值产生校正前检测信号SIG2。在此请注意，当检测开关�？�311中的晶体管Pl依据控制信号bFPUP导通时，晶体管m必须被关闭。并且在此同时，初步检测结果SIGl会与参考电压VINT相同电压准位。相对的，当晶体管m依据控制信号FPUN导通时，晶体管Pl必须关闭。而在此同时，若熔丝FUSE的状态是短路的，则初步检测结果SIGl会与参考电压VSS相同电压准位。或若是熔丝FUSE的状态是断路的，则初步检测结果SIGl会呈现高阻抗(highimpendence)的状态。而在当检测锁存器312所接收到的初步检测结果SIGl是等于参考电压VSS或VINT时，检测锁存器312 会锁存初步检测结果SIGl对应的电压准位。而若是初步检测结果SIGl呈现高阻抗的状态时，检测锁存器312则保持原来所存储的电压值。在本实施例中，检测锁存器312包括由晶体管P2、N2、P3及N3所组成的两个串接的反向器来建构成的缓冲器，其中，这个缓冲器的输出端与输入端相连接，并在其输出端产生校正前检测信号SIG2。请注意，上述的缓冲器由两个反向器来建构仅只是一个范例，并不限制本发明的检测锁存器312中的缓冲器必须仅能使用两个反向器来建构。校正器320则包括校正开关�？�321以及校正锁存器322。校正开关�？�321串接于参考电压VINT与参考电压VSS间。校正开关�？�321接收控制信号bFPUP以及控制信号FPUN，并依据控制信号bFPUP及FPUN产生校正结果CR。校正锁存器322则耦接校正开关�？�321并接收校正结果CR。校正锁存器322存储校正结果CR并依据校正结果CR的反向以输出校正信号CRS。其中，校正开关�？�321依据控制信号bFPUP及FPUN所产生校正结果CR的电压值会等于参考电压VINT及VSS的其中之一。简单来说，当控制信号bFPUP 致能时，校正结果CR的电压值等于参考电压VINT，相反的，当控制信号FPUN致能时，校正结果CR的电压值等于参考电压VSS。逻辑运算单元330耦接检测器310以及校正器320。逻辑运算单元330接收并依据校正前检测信号SIG2以及校正信号CRS以进行逻辑运算，并借以产生校正后检测信号 bFLATSo以下请参照图4，图4为本发明实施例的熔丝检测装置300的一实施方式。其中， 校正开关�？�321包括由晶体管P4及N4分别建构的校正开关。晶体管P4的一端耦接参考电压VINT，其另一端产生校正结果CR并受控于控制信号bFPUP。晶体管N4的一端串接于晶体管P4与参考电压VSS间，并受控于控制信号FPUN。另外，校正熔丝DFUSE串接于晶体管N4与参考电压VSS的耦接路径间。校正锁存器322则包括由晶体管P5、N5、P6及N6所建构的多个反向器来串接而成的缓冲器。此缓冲器的输出端耦接到输入端，其输出端耦接至反向器INV2。校正锁存器 322接收并锁存校正结果CR，并通过反向器INV2的输出端来产生与校正结果CR反向的校正信号CRS。逻辑运算单元330则为与非门NAND1。与非门NANDl的两输入端分别接收校正信号CRS以及校正前检测信号SIG2，并在其输出端产生校正后检测信号bFLATS。在整体的工作原理方面，请同时参照图4以及图5，其中图5为图4所示本发明的熔丝检测装置300实施方式的波形图。在当作为电源的参考电压VINT被启动并逐渐上升至稳定状态的同时，控制信号bFPUP维持在逻辑低准位并导通晶体管Pl以及P4，并使得校正结果CR以及校正前检测信号SIG2同样等于逻辑高准位(等于参考电压VINT的电压准位)。而此时，校正信号CRS则呈现与校正结果CR反向的逻辑低准位。并且因为校正信号 CRS为逻辑低准位，为与非门NANDl的逻辑运算单元330则对应产生逻辑高准位的校正后检测信号bFLATS。接着，控制信号bFPUP转态为逻辑高准位后，控制信号FPUN对应转态为逻辑高准位并导通晶体管m及N4。由于校正熔丝DFUSE永远保持在短路状态，所以在此时的校正结果CR等于参考电压VSS并呈现逻辑低准位，校正信号CRS则为逻辑高准位。而与非门 NANDl的逻辑运算单元330则维持其所产生的逻辑高准位的校正后检测信号bFLATS。由上述的说明及图5所示可以得知，在本实施方式中，不论控制信号bFPUP及FPUN 如何的动作，都不至于会产生会导致误判的逻辑低准位的校正后检测信号bFLATS。也就是说，熔丝检测装置300有效的解决了现有的熔丝检测装置的误判现象。附带一提的，由于校正熔丝DFUSE永远保持短路，因此也可以不必要存在。也就是说，晶体管N4可以直接连接到参考电压VSS。并且，在图4所示的逻辑运算单元330是利用与非门NANDl来建构，这个与非门 NANDl也可以置换成为例如是与门的逻辑电路来建构。当然，在逻辑运算单元330利用与门来建构的情况下，校正后检测信号bFLATS的逻辑准位所代表的熔丝FUSE的状态的意义将会与利用与非门NANDl来建构的逻辑运算单元330所产生的校正后检测信号bFLATS相反。另外，值得注意的是，控制信号bFPUP及FPUN传送到校正器320的时间点需早于控制信号bFPUP及FPUN传送到检测器310的时间点，以确定校正信号CRS的产生时间可以有效的早于校正前检测信号SIG2并遮罩校正前检测信号SIG2所可能产生错误的部分。请参照图6，图6为本发明的另一实施例的熔丝检测装置600的示意图。其中，熔丝检测装置600除了包括检测器620、校正器610以及逻辑运算单元650外，还包括多个扩充检测器630 640以及多个扩充逻辑运算单元660 670。在此，扩充检测器与扩充运算单元的个数必须相等(相同等于N，N为正整数)。并且，各扩充检测器630 640的内部电路都与检测器620的内部电路相同，且各逻辑运算单元660 670的内部电路都与逻辑运算单元650的内部电路相同。在本实施例中，检测器620以及扩充检测器630 640通过利用共用的校正器 610，再配合逻辑运算单元650以及扩充逻辑运算单元660 670进行逻辑运算，便可以得到多个校正后检测信号bFLATSl bFLATS3，并借以获知多个熔丝的短路或断路的状态。而附带一提的，控制信号bFPUP及FPUN传送到校正器610的时间点需早于控制信号bFPUP及 FPUN传送到检测器620以及扩充检测器630 640的时间点。综上所述，本发明利用校正器来提供校正信号以通过逻辑运算单元来遮罩校正前检测信号所产生可能发生误判断的部分。并且，这个校正信号由熔丝检测装置内部自行产生，可以有效避免其他信号的干扰。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种熔丝检测装置，包括 一检测器，包括一检测开关�？椋佑谝坏谝徊慰嫉缪褂敫萌鬯考洌邮找坏谝豢刂菩藕乓约耙坏诙刂菩藕牛谰莞玫谝患暗诙刂菩藕乓约案萌鬯康亩搪坊蚨下纷刺怀醪郊觳饨峁渲懈萌鬯看佑诟眉觳饪啬？橛胍坏诙慰嫉缪辜洌灰约耙患觳馑嫫鳎罱痈眉觳饪啬？椴⒔邮崭贸醪郊觳饨峁谰莞贸醪郊觳饨峁创娲⒏贸醪郊觳饨峁牡缪怪祷虮３制湓此娲⒌牡缪怪担眉觳馑嫫鞑⒁谰萜渌娲⒌牡缪怪挡恍Ｕ凹觳庑藕牛� 一校正器，包括一校正开关�？椋佑诟玫谝徊慰嫉缪褂敫玫诙慰嫉缪辜洌邮崭玫谝豢刂菩藕乓约案玫诙刂菩藕牛⒁谰莞玫谝患暗诙刂菩藕挪恍Ｕ峁灰约耙恍Ｕ嫫鳎罱痈眯Ｕ啬？椴⒔邮崭眯Ｕ峁眯Ｕ嫫鞔娲⒏眯Ｕ峁⒁谰莞眯Ｕ峁姆聪蛞允涑鲆恍Ｕ藕牛灰约耙宦呒怂愕ピ罱痈眉觳馄饕约案眯Ｕ鳎邮詹⒁谰莞眯Ｕ凹觳庑藕乓约案眯Ｕ藕乓越新呒怂悖⒔枰圆恍Ｕ蠹觳庑藕�。
2.如权利要求1所述的熔丝检测装置，其特征在于，该检测开关�？樵诘备玫谝豢刂菩藕胖履芮腋玫诙刂菩藕沤苁保贸醪郊觳饨峁扔诟玫谝徊慰嫉缪梗诘备玫诙刂菩藕胖履芮腋玫谝豢刂菩藕沤芮以诘备萌鬯慷搪肥保贸醪郊觳饨峁扔诟玫诙慰嫉缪梗诘备玫诙刂菩藕胖履芮腋玫谝豢刂菩藕沤芮业备萌鬯慷下肥保贸醪郊觳饨峁扔诟咦杩�。
3.如权利要求2所述的熔丝检测装置，其特征在于，当该初步检测结果等于该第一或第二参考电压时，该检测锁存器对应存储该第一或第二参考电压，当该初步检测结果等于高阻抗时，该检测锁存器保持其原来所存储的电压值。
4.如权利要求1所述的熔丝检测装置，其特征在于，该校正开关�？樵诘备玫谝豢刂菩藕胖履芮腋玫诙刂菩藕沤苁保眯Ｕ藕诺扔诟玫谝徊慰嫉缪梗诘备玫诙刂菩藕胖履芮腋玫谝豢刂菩藕沤保眯Ｕ藕诺扔诟玫诙慰嫉缪�。
5.如权利要求1所述的熔丝检测装置，其特征在于，该校正开关�？榘ㄒ坏谝恍Ｕ兀湟欢笋罱痈玫谝徊慰嫉缪梗淞硪欢瞬眯Ｕ峁玫谝恍Ｕ厥芸赜诟玫谝豢刂菩藕牛灰坏诙Ｕ兀佑诟玫谝恍Ｕ氐牧硪欢擞敫玫诙慰嫉缪辜洌玫诙觳饪厥芸赜诟玫诙刂菩藕牛灰约耙恍Ｕ鬯浚佑诟玫诙Ｕ伛罱痈玫诙慰嫉缪沟穆肪都洌渲懈眯Ｕ鬯勘３衷诙搪纷刺�。
6.如权利要求1所述的熔丝检测装置，其特征在于，该校正锁存器包括一缓冲器，具有输出端以及输入端，其输入端耦接至其输出端，且其输入端耦接该校正开关�？橐越邮崭眯Ｕ峁灰约耙环聪蚱鳎涫淙攵笋罱痈没撼迤鞯氖涑龆耍涫涑龆瞬眯Ｕ藕拧�
7.如权利要求1所述的熔丝检测装置，其特征在于，该逻辑运算单元为与门或与非门。
8.如权利要求1所述的熔丝检测装置，其特征在于，该熔丝检测装置还包括N个扩充检测器，其中N为正整数，各该扩充检测器包括一扩充检测开关模块，串接于一第一参考电压与该熔丝间，接收一第一控制信号以及一第二控制信号，依据该第一及第二控制信号以及该熔丝的短路或断路状态产生一扩充初步检测结果，其中该熔丝串接于该检测开关�？橛胍坏诙慰嫉缪辜洌灰约耙焕┏浼觳馑嫫鳎罱痈眉觳饪啬？椴⒔邮崭美┏涑醪郊觳饨峁谰莞美┏涑醪郊觳饨峁创娲⒏美┏涑醪郊觳饨峁牡缪怪祷虮３制湓此娲⒌牡缪怪担鞲美┏浼觳馑嫫鞑⒁谰萜渌娲⒌牡缪怪挡焕┏湫Ｕ凹觳庑藕牛灰约癗个扩充逻辑运算单元，分别耦接各该扩充检测器并共同耦接该校正器，所述扩充逻辑运算单元分别接收所述扩充校正前检测信号以及该校正信号以产生所述扩充校正后检测信号。
9.如权利要求8所述的熔丝检测装置，其特征在于，该扩充检测开关模块在当该第一控制信号致能且该第二控制信号禁能时，该扩充初步检测结果等于该第一参考电压，在当该第二控制信号致能且该该第一控制信号禁能且当该熔丝短路时，该扩充初步检测结果等于该第二参考电压，在当该第二控制信号致能且该第一控制信号禁能且当该熔丝断路时， 该扩充初步检测结果等于高阻抗。
10.如权利要求9所述的熔丝检测装置，其特征在于，当该扩充初步检测结果等于该第一或第二参考电压时，该扩充检测锁存器对应存储该第一或第二参考电压，当该扩充初步检测结果等于高阻抗时，该扩充检测锁存器保持其原来所存储的电压值。
11.如权利要求8所述的熔丝检测装置，其特征在于，该扩充检测开关模块包括一第一扩充检测开关，其一端耦接该第一参考电压，其另一端产生该扩充初步检测结果，该第一扩充检测开关受控于该第一控制信号；以及一第二扩充检测开关，其一端耦接该第一扩充检测开关的另一端，该第二扩充检测开关受控于该第二控制信号，其中该熔丝串接在该第二扩充检测开关的另一端与该第二参考电压间。
12.如权利要求8所述的熔丝检测装置，其特征在于，该扩充检测锁存器包括一缓冲器，具有输出端以及输入端，其输入端耦接至其输出端，且其输入端耦接该扩充检测开关�？橐越邮崭美┏涑醪郊觳饨峁涫涑龆瞬美┏湫Ｕ凹觳庑藕�。
13.如权利要求8所述的熔丝检测装置，其特征在于，所述扩充逻辑运算单元为与门或与非门。
14.如权利要求8所述的熔丝检测装置，其特征在于，该校正开关�？榻邮崭玫谝患暗诙刂菩藕诺氖奔湓缬谒隼┏浼觳饪啬？榻邮崭玫谝患暗诙刂菩藕诺氖奔�。
15.如权利要求1所述的熔丝检测装置，其特征在于，该校正开关�？榻邮崭玫谝患暗诙刂菩藕诺氖奔湓缬诟眉觳饪啬？榻邮崭玫谝患暗诙刂菩藕诺氖奔�。
全文摘要
一种熔丝检测装置，包括检测器、校正器以及逻辑运算单元。检测器包括检测开关�？橐约凹觳馑嫫�。检测开关�？橐谰莸谝患暗诙刂菩藕乓约叭鬯康淖刺醪郊觳饨峁�。检测锁存器依据初步检测结果来存储初步检测结果的电压值或保持其原来所存储的电压值。检测锁存器并依据其所存储的电压值产生校正前检测信号。校正器则包括校正开关�？橐约靶Ｕ嫫�。校正开关�？橐谰莸谝患暗诙刂菩藕挪Ｕ峁�。校正锁存器存储校正结果并输出校正信号。逻辑运算单元依据校正前检测信号以及校正信号以产生校正后检测信号。本发明的熔丝检测装置有效避免了熔丝状态判断错误发生的可能。
文档编号G01R31/02GK102445625SQ20101050186
公开日2012年5月9日 申请日期2010年9月30日 优先权日2010年9月30日
发明者林哲民 申请人:华邦电子股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
