专利名称：用于测量在半导体芯片接合期间的静电放电(esd)事件的量值的电路的制作方法
技术领域：
本发明一般涉及集成电路(IC)。更具体来说，本发明涉及IC组装，且更具体来说， 涉及测量经组装的IC中的静电放电(ESD)事件。
背景技术：
静电放电(ESD)事件常见于日常生活中，且一些较大放电可由人类感官检测到。 较小放电不被人类感官所注意到，因为放电强度与发生放电的表面积的比率非常小。在过去数十年中，集成电路(IC)已以难以置信的速率缩小。举例来说，IC中的晶体管已缩小到32·，且将可能继续缩小。随着晶体管在大小上缩�。诰骞苤芪У闹С肿榧ǔＲ菜跣�。IC尺寸的缩小减少晶体管的ESD容限，由此增加集成电路对ESD应力的敏感度。当处于第一电位的对象靠近或接触处于第二电位的对象时，发生ESD事件，从而导致单一放电事件。发生从第一对象到第二对象的电荷的快速转移，使得两个对象处于大致相等的电位。在具有较低电荷的对象为IC的情况下，所述放电试图找到经由IC到接地的具有最小电阻的路径。通常，此路径流过互连件。此路径的不能承受与放电相关联的能量的任何部分遭受损坏。进行集成电路的制造的制造场地具有成熟且已实施的程序来防止在制造期间的 ESD事件。举例来说，设计规则确保大电荷不会在制造期间聚积。常规上，ESD保护结构还建置于衬底中且连接到装置以用于保护。这些结构消耗衬底上相当大的面积(对于每一 ESD 缓冲器为数十到数百平方微米)，所述面积原本可用于有效电路。进一步增进IC能力的一项最近研发为堆叠IC以形成3D结构或具有多个层的堆叠式IC。举例来说，可将高速缓冲存储器建置于微处理器的顶部上。所得堆叠式IC具有显著较高的装置密度，但还需要比个别IC显著复杂的制造方法。对于堆叠式IC，制造商可在第一制造场地产生第一层IC，且在第二制造场地产生第二层IC。第三制造或组装场地可接着将所述层组装成堆叠式IC。当在第三制造场地处在裸片到裸片接合期间接合IC的层时，所述层可能经历ESD事件，因为每一层可能被充电到不同电位。在裸片到裸片接合期间的这些ESD事件的量值是未知的。此外，尚未实施用于处置堆叠式IC的标准程序。结果，需要测量且记录在裸片到裸片接合期间的ESD事件的值，使得可开发适当的处置程序且可优化堆叠式IC上的ESD电路。
发明内容
根据本发明的一个方面，一种用于记录在半导体组装期间的ESD事件的量值的电路包括连接于第一电位与第二电位之间的分压器。所述分压器提供具有与所述第一电位和所述第二电位不同的离散电压电平的节点。所述电路还包括测量块，所述测量块耦合到所述节点且具有记录所述离散电压电平的记录器装置。根据本发明的另一方面，一种测量在半导体组装期间的ESD事件的方法包括从第一测量块中的第一记录器装置读出第一电压。所述方法还包括从第二测量块中的第二记录器装置读出第二电压。所述方法进一步包括从所述第一电压和所述第二电压确定所述ESD 事件的量值。根据本发明的又一方面，一种用于测量集成电路中的ESD事件的电路包括用于将在所述ESD事件期间发生的电压划分成多个离散电压电平的装置。所述电路还包括用于记录离散电压电平的多个装置。每一记录装置耦合到所述划分装置且从所述划分装置接收电流。前文已相当广泛地概述了本发明的特征和技术优势以便可更佳地理解随后的详细描述。下文将描述形成本发明的权利要求书的主题的额外特征和优势。所属领域的技术人员应了解，所揭示的概念和具体实施例可易于用作修改或设计用于实现本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，这些等效构造并不脱离如所附权利要求书中所陈述的本发明的技术。当结合附图考虑时，从以下描述将更佳地理解据信为本发明所特有的新颖特征(关于其组织和操作方法两者)以及其它目的和优势。然而，应明确理解，仅为说明和描述的目的而提供所述图中的每一者，且其并不意欲作为本发明的限制的定义。
为了更完全地理解本发明，现参看结合附图进行的以下描述。图1为展示其中可有利地使用本发明的一实施例的示范性无线通信系统的方框图。图2为说明用于所揭示的半导体集成电路封装的电路、布局和逻辑设计的设计工作站的方框图。图3为说明两层堆叠式IC的方框图。图4为说明根据一个实施例的ESD事件的示范性记录器的电路示意图。图5为说明根据一个实施例的在实施pFET电容器的堆叠式IC的第一层与第二层之间的ESD事件的示范性记录器的电路示意图。图6为说明根据一个实施例的在实施nFET电容器的堆叠式IC的第一层与第二层之间的ESD事件的示范性记录器的电路示意图。图7为说明根据一个实施例的用于ESD记录器的示范性校准电路的电路示意图。图8为说明根据一个实施例的在第二层芯片上的电连接的方框图。图9为说明根据一个实施例的在第一层芯片上的电连接的方框图。
5
图10为说明根据一个实施例的用于具有并联分流器的ESD记录器的示范性校准电路的电路示意图。
具体实施例方式图1为展示其中可有利地使用本发明的一实施例的示范性无线通信系统100的方框图。为了说明的目的，图1展示三个远程单元120、130和150和两个基站140。应认识到，无线通信系统可具有多得多的远程单元和基站。远程单元120、130和150包括IC装置 125AU25B和125C (其包括所揭示的ESD记录器)。应认识到，含有IC的任何装置还可包括此处揭示的ESD记录器，包括基站、开关装置和网络设备。图1展示从基站140到远程单元120、130和150的前向链路信号180和从远程单元120、130和150到基站140的反向链路信号190。在图1中，远程单元120展示为移动电话，远程单元130展示为便携式计算机，且远程单元150展示为在无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCQ单元、例如个人数据助理的便携式数据单元、具备 GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图1说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包括集成电路的任何装置中。图2为说明用于所揭示的半导体集成电路的电路、布局和逻辑设计的设计工作站的方框图。设计工作站200包括含有操作系统软件、支持文件和例如Cadence或OrCAD等设计软件的硬盘201。设计工作站200还包括显示器以促进对电路设计210的设计。电路设计210可为如下所揭示的封装。提供存储媒体204以用于有形地存储电路设计210。电路设计210可以例如⑶SII或GERBER等文件格式存储于存储媒体204上。存储媒体204 可为⑶_R0M、DVD、硬盘、快闪存储器或其它适当的装置。此外，设计工作站200包括用于接受来自存储媒体204的输入或将输出写入到存储媒体204的驱动设备203。记录于存储媒体204上的数据可指定逻辑电路配置、用于光刻掩模的图案数据或用于例如电子束光刻等串行写入工具的掩模图案数据。所述数据可进一步包括例如与逻辑仿真相关联的时序图或网状电路等逻辑验证数据。将数据提供于存储媒体204上通过减少用于设计半导体IC的工艺数目而促进对电路设计210的设计。以下将描述允许记录在多个IC的接合期间发生的ESD事件的脉冲电流电平的ESD 记录器电路。根据一个实施例，这对于监视在堆叠式IC的裸片到裸片接合期间的ESD事件是有利的。将ESD记录器放置于堆叠式IC中的衬底上。在接合一个或一个以上层后，可经由耦合到ESD记录器的接触垫来读出ESD记录器。因此，可在接合后读出在裸片到裸片接合期间发生的ESD事件的量值。从记录器读取的信息可用以(例如)优化制造程序或设计用于堆叠式IC的ESD保护电路。图3为说明两层堆叠式IC的方框图。堆叠式IC 300包括第一层IC 310和第二层 IC320。可在分开的处理线中或在不同设施处制造每一 IC 310、320。因此，第一层IC 310 与第二层IC 320可为分开的组件。举例来说，根据一个实施例，第一层IC 310可为微处理器，且第二层IC 320可为例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)或快闪存储器的存储器装置。第一层IC 310包括封装连接件312。封装连接件312将第一层 IC 310中的电路耦合到外部装置(未图示)，且根据一个实施例，可为球栅格阵列。封装连接件312还可为(例如)细球栅格阵列、引脚栅格阵列或焊盘栅格阵列。第一层IC 310的互连件314耦合到封装连接件312和穿硅通孔316。穿硅通孔316延伸穿过第一层IC 310 到接触垫318。另外，互连件314的一部分可将封装连接件312耦合到第一层IC 310中的电路。第二层IC 320包括可为(例如)球阵列或凸块阵列的层到层连接件322。层到层连接件322可具有与封装连接件312不同的类型或相同的类型。层到层连接件322耦合到接触垫318以为信号提供从第一层IC 310或耦合到第一层IC 310的其它电路耦合到第二层IC 320的路径。互连件3M将层到层连接件322耦合到第二层IC 320中的电路(未图示)°当分开地制造第一层IC 310与第二层IC 320时，稍后将其接合以耦合接触垫 318和层到层连接件322。在第一层IC 310与第二层IC 320的接合期间，当存储于第一层 IC310上的静电电荷与存储于第二层IC 320上的电荷处于不同电位时，发生ESD事件。在接合期间发生的ESD事件可损坏IC 310,320内的敏感电路。现将描述用于记录在接合期间发生的ESD事件的量值的设计。所呈现的设计无意限于裸片到裸片接合，而是可用于测量和/或记录在可能经受ESD事件的任何制造或处置 (例如，IC到封装衬底的倒装芯片接合)期间发生的ESD事件。所述设计还可用以监视组装厂以确定其是否符合ESD控制准则。图4为说明根据一个实施例的ESD事件的示范性记录器的电路示意图。ESD记录器400包括用于耦合到ESD源403的一个端子的接触垫402和用于耦合到ESD源403的第二端子的接触垫404。ESD事件由ESD源403表示为施加到接触垫402、404的电压。举例来说，当第一 IC耦合到第二 IC时，第一 IC与第二 IC之间的电压差可由ESD源403表示。 第一 IC与第二 IC可处于分开的衬底上(与堆叠式IC 一样)，或其可为在源衬底上的多个裸片，例如多核处理器或多组存储器装置。分压器阶梯(voltage divider ladder) 405耦合到接触垫402、404。分压器阶梯 405通过使用能量耗散装置406的串联连接而将接触垫402、404之间的电压差划分成离散电平。根据一个实施例，所述能量耗散装置406为实质上相等大小的电阻器，但所述能量耗散装置406还可为(例如)电容器、电感器、二极管或熔丝。能量耗散装置406的数目部分地确定可测量的离散电压电平的数目，且能量耗散装置406的值部分地确定ESD记录器400 的敏感度。在从ESD源403预期的操作区域中，能量耗散装置406应具有线性性质。举例来说，如果能量耗散装置406具有不足以处置ESD源403的能力，则归因于加热或停止起作用 (在极端情况下)，其可能非线性地操作。在电阻器的情况下，可选择电阻器的尺寸以确保线性行为。根据一个实施例，电阻器可为P+多晶硅电阻器。标准IOOns传输线脉冲(TLP) 的电压容限为4. OV/ μ m,对于Ins脉冲，其转变为15V/ μ m。为了实现90V的容限，电阻器长度应为6 μ m。通过将长度增加到8 μ m来提供额外保护。对于ρ+多晶硅的为757 Ω/sqr 的电阻率和为1000 Ω的所要电阻值，电阻器的宽度为6.0 μ m。从R = LXp/w计算电阻率，其中R为电阻，L为电阻器长度，w为电阻器宽度，且P为电阻率。对于pFET或nFET，
7可根据下式通过适当等式来计算从一个脉冲长度到第二脉冲长度的转变
权利要求
1.一种用于记录在半导体组装期间的ESD事件的量值的电路，所述电路包含分压器，其连接于第一电位与第二电位之间，所述分压器提供具有与所述第一电位和所述第二电位不同的离散电压电平的节点；以及测量块，其耦合到所述节点且包含记录所述离散电压电平的记录器装置。
2.根据权利要求1所述的电路，其中所述分压器包含串联连接于所述第一电位与所述第二电位之间的多个能量耗散装置。
3.根据权利要求2所述的电路，其中所述多个能量耗散装置包含电阻器。
4.根据权利要求1所述的电路，其中所述分压器包含与所述第一电位和所述第二电位并联连接的多个能量耗散装置。
5.根据权利要求4所述的电路，其中所述多个能量耗散装置包含电阻器。
6.根据权利要求1所述的电路，其中所述记录器装置包含能够被所述ESD事件损坏的氧化物层。
7.根据权利要求6所述的电路，其中所述记录器装置包含电容器。
8.根据权利要求1所述的电路，其中每一测量块进一步包含实现对每一测量块的读出的至少一个接触垫。
9.根据权利要求8所述的电路，其中每一测量块进一步包含电压偏移装置，所述电压偏移装置使所述分压器与在所述读出期间施加到所述至少一个接触垫的读出电压隔离。
10.根据权利要求1所述的电路，其中所述记录器装置包含电阻器。
11.根据权利要求10所述的电路，其中每一测量块进一步包含ESD保护电路，所述ESD 保护电路保护所述记录器装置免受在读出期间发生的第二 ESD事件影响。
12.根据权利要求11所述的电路，其中所述ESD保护电路包含多个二极管。
13.—种测量在半导体组装期间的ESD事件的方法，所述方法包含从第一测量块中的第一记录器装置读出第一电压；从第二测量块中的第二记录器装置读出第二电压；以及从所述第一电压和所述第二电压确定所述ESD事件的量值。
14.根据权利要求13所述的方法，其中读出所述第一电压包含测量所述第一记录器装置的第一电流-电压曲线，且读出所述第二电压包含测量所述第二记录器装置的第二电流-电压曲线。
15.根据权利要求13所述的方法，其进一步包含确定所述第一记录器装置是否被损坏；确定所述第二记录器装置是否被损坏；以及当所述第一记录器装置被损坏且所述第二记录器装置未损坏时，确定所述ESD事件处于在与所述第一测量块相关联的第一离散电平与和所述第二测量块相关联的第二离散电平之间的一电平处。
16.根据权利要求13所述的方法，其进一步包含当在读出所述第一电压前将具有所述第一和第二记录器装置的第一层IC与第二层IC 堆叠时，产生所述ESD事件，所述ESD事件至少损坏所述第一记录器装置。
17.根据权利要求16所述的方法，其中所述损坏包含致使至少在所述第一记录器装置中的栅极氧化物装置被击穿。
18.一种用于测量集成电路中的ESD事件的电路，所述电路包含用于将在所述ESD事件期间发生的电压划分成多个离散电压电平的装置；以及用于记录离散电压电平的多个装置，每一记录装置耦合到所述划分装置且从所述划分装置接收电流。
19.根据权利要求18所述的电路，其中所述记录装置包含用于存储电荷的装置，所述存储装置能够在所述ESD事件期间被损坏。
20.根据权利要求18所述的电路，其进一步包含用于偏移耦合到所述记录装置的电压的装置。
全文摘要
一种用于记录在半导体组装期间的ESD事件的量值的电路包括连接于输入与接地之间的分压器。所述电路还包括具有记录器装置的测量块。每一测量块从所述分压器的一区段接收电流。所述ESD事件的所述量值是基于在所述ESD事件后的对测量装置的读出来确定。所述记录器装置可为将在所述ESD事件期间被损坏的电容器。在所述ESD事件期间，所述电容器可能被损坏。读出所述记录器装置确定所述ESD事件的所述量值是否超过损坏所述电容器的阈值量值。
文档编号G01R29/22GK102341713SQ201080010981
公开日2012年2月1日 申请日期2010年3月9日 优先权日2009年3月9日
发明者尤金·R·沃利, 布雷恩·马修·亨德森 申请人:高通股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
