专利名称：数字化高精度动态检波器的制作方法
技术领域：
本发明涉及一种通信测量控制领域的装置，具体是一种数字化高精度动态检 波器。
背景技术：
雷达在对其发射的脉冲调制信号的接收过程中，由于多径衰落的影响，以及 雷达接收机内部(如放大器、混频器等)非线性器件的影响，会使脉冲调制信号 的上升沿和下降沿产生拖尾现象。严重的时候调制信号的上升沿和下降沿会超过 lus。因此在实际的雷达接收处理系统中需要配备高精度的动态检波模块。而实际上，高精度动态检波技术是也是当代先进的无源雷达中，长基线"时差法测向定 位设备"的核心技术。为了提高时差法测向的精度，要求动态检波器能够在实际信号环境下(信号边沿可能长达us量级)，在尽可能大的动态范围内，达到尽可能小的延时变化量和尽可能低的前沿抖动。由于时差测向定位一直是电子战领域 内的一个热点技术，因此从上世纪六七十年代开始，就有动态检波的技术研究和 探讨。针对该问题的具体实现方法，应用最为广泛的是模拟检波之后加上比较判 决电路的方法，其中门限判决的方法以半功率门限法和最大斜率法最为典型。但 是，由于受到模拟器件特性的影响，采用模拟检波的方法得到的结果往往不够理 想，很难应对长上升沿的脉冲检波，在长上升沿时的实际漂移和抖动误差性能往往达到100ns数量级以上，这对后端的雷达信号处理和系统性能造成严重影响。目前在雷达中广泛使用的模拟幅度检波，采用的是对雷达信号直接鉴幅后进 行门限判决的方式；这种系统主要采用模拟器件实现，具有体积大、功耗低等缺 点，在高精度系统中已经逐渐被淘汰。微波检波器和数字正交检波器逐渐成为新 的检波方式，微波检波器主要通过微波器件实现对幅度的提取和直接判决操作， 而数字正交检波器主要是通过AD采样后直接对采样数据进行幅度提取和判决操 作。
经对现有技术文献检索发现，专利号为200420108665.6的中国专利，专利名 称为集成同轴式微波检波器，该专利中其输入同轴端口的内外导体上分别串接有隔直高通滤波电路，高通滤波电路后面串接n型功率衰减网络，上述衰减网络后面连接检波晶体及其阻抗匹配网络，检波晶体输出的微弱信号再送到低频放大 器的输入端口；上述所有的电路被集中放置在一只金属屏蔽盒内，低频放大器的 输出信号由安装接头输出，待测的微波信号经由射频接头输入。这种装置可以适 用于一般情况下的检波系统的需要，但是无法针对超长上升/下降沿脉冲实现精确 的检波操作，大大抑制了时差测向定位等高精度系统在实际系统中的应用。发明内容本发明针对上述现有技术的不足，提出了一种数字化高精度动态检波器，能 够针对雷达接收脉冲调制信号的超长上升沿和下降沿进行精确检波整形，并输出 幅度为TTL电平的数字化高精度动态检波信号，本发明具有集成化程度高、体积 小、制造和调试简单、性能稳定可靠、通用性好等特点。本发明是通过如下技术方案实现的，本发明包括模拟数字转换器、可编程 逻辑门阵列、锁相环、电源�？椋渲�-模拟数字转换器(Analog to Digital Converter, ADC)将输入其中的超长上升/下降沿的脉冲信号进行模数转换，得到数字采样信号，并输出到可编程逻辑门 阵列；可编程逻辑门阵列(Field Programmable Gate Array, FPGA)实现对超长上升 沿的脉冲信号进行数字检波，输出TTL数字逻辑波形；锁相环(Phase Loop Lock, PLL)为模拟数字转换器和可编程逻辑门阵列提供 系统时钟；电源模块为上述�？樘峁└呶榷ǖ闹绷鞯缭�。所述可编程逻辑门阵列，包括数字化包络提取�？�、包络整形模块、自适应动态判决门限�？�、视频脉冲整形模块，其中数字化包络提取�？椴捎檬只凳碧崛“缂际酰允植裳藕盘崛⌒藕旁夭ǖ姆刃畔ⅲ玫绞淙肼龀逍藕诺男藕虐纾话缯文？槎允只缣崛∧？榇涔吹男藕虐缃邪缯危�
消噪声对信号包络的干扰，即通过低通滤波器滤除高频噪声，同时进行数字平滑 以进一步消除噪声的影响，提高系统的抗噪声性能；自适应动态判决门限模块对经过包络整形的信号包络，采用自适应动态判决 门限技术，形成动态判决门限，并与经过延迟的信号包络进行比较判决，得到TTL 波形的视频脉冲；视频脉冲整形�？槎訲TL波形的视频脉冲进行脉冲整形，硬性去除持续时间 长度小于设定值的毛刺杂散短脉冲，以去除噪声带来的虚假脉冲信息。所述数字化包络提取�？椋洳捎檬终换际酰ü藕耪换玫� 实时的I/Q (同相/正交，in-phase/quadmture-phase)两路数据，进而提取信号幅度 的操作。所述自适应动态判决门限�？椋洳捎玫淖允视Χ芯雒畔藜际酰侵父� 输入脉冲信号的幅度和噪声基底，自适应、动态地调整单脉冲的判决门限，并根 据判决门限确定输出TTL波形的视频脉冲的幅度如果信号包络的幅度小于判决 门限，输出0，否则输出l，以去掉上升沿和下降沿的拖尾现象。与现有技术相比，本发明具有如下有益效果(1) 本发明采用数字信号处理的方法对脉冲调制信号的上升沿和下降沿的拖 尾现象进行精确校正，输出标准、抖动小的TTL脉冲信号，为后端系统的测量和 同步提供稳定的参考信号，获得了比模拟动态检波技术提升1 2个数量级的测量 精度指标；(2) 本发明中的可编程逻辑门阵列中使用了 "高效数字正交化技术"和"自 适应动态判决门限"两项关键技术，分别起到了节省数字化的硬件资源和保证延 时变化量的测量精度的作用。同时，采用基于FPGA的数字化处理架构，充分利 用了FPGA和数字化处理的自身优势，保证了系统集成化程度高、体积小、制造 和调试简单、性能稳定可靠、通用性好等特性；(3) 系统的硬件测试结果表明，本发明在前沿抖动、延时变化量和输出脉宽 精度等重要指标上都达到了 10ns左右的量级，部分情况下甚至小于5ns，性能上 大大超过了模拟动态检波器(通常在200ns以上)的精度性能。
图l为本发明的系统结构框图；图2为本发明的硬件电路板连接框架图；图3为本发明的可编程逻辑门阵列中自适应动态判决门限�？榈墓ぷ髁鞒掏迹� 图4为本发明的可编程逻辑门阵列中自适应动态判决门限�？橹信芯雒畔扌� 成方式原理图；图5是本发明的硬件测试波形的结果图。
具体实施方式
下面结合附图和实施例对本发明的方案作详细说明本实施例在以本发明技 术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明 的保护范围不限于下述的实施例。如图1所示，本实施例包括模拟数字转换器、可编程逻辑门阵列、锁相环、 电源�？椋渲�-模拟数字转换器将输入其中的超长上升/下降沿的脉冲信号进行模数转换，得 到数字采样信号，并输出到可编程逻辑门阵列；可编程逻辑门阵列实现对超长上升沿的脉冲信号迸行数字检波，输出TTL数 字逻辑波形；锁相环为模拟数字转换器和可编程逻辑门阵列提供系统时钟； 电源模块为上述�？樘峁└呶榷ǘ戎绷鞯缭础Ｋ隹杀喑搪呒耪罅校狝ltera公司的型号为EP2S60F1020I4的FPGA。 所述模拟数字转换器，其以大于40(MHz的采样速率对输入信号实现带通采样， 本实施例中的A/D采样速率是500MHz，这是因为当采样速率过低时，会导致欠采 样，从而使系统的性能急剧恶化；此外，为了满足指标要求的高精度延时变化量， 也有必要采用大于400MHz的采样速率。如图2所示，为本实施例的安装结构示意图，为避免电磁串扰，本实施例系 统由主电路板、时钟电路板和电源滤波电路板三部分组成，主电路板上设置模拟 数字转换器、可编程逻辑门阵列，时钟电路板上设置锁相环，电源滤波板上设置 电源�？椋沧癆DC和FPGA的主电路采用116.3 x 86. 4mm2的6层印制板，安 装PLL的时钟电路采用60. 7 x 86. 4咖2的6层印制板，安装电源模块的电源滤波
电路采用180 x 58.6 mm2的6层印制板，3块印制板的顶层和底层均为信号层， 安装元器件，中间层为一层电源、 一层信号、 一层模拟地和电源、 一层数字地； 对数字和模拟电源隔离滤波，模拟地和数字地分开并通过磁珠连接；3块电路板采 用屏蔽盒屏蔽，既可实现电磁信号的空间隔离，又方便射频信号端口的就近接地， 避免了射频信号在机箱内部的相互干扰。所述可编程逻辑门阵列，包括数字化包络提取�？�、包络整形�？�、自适 应动态判决门限�？椤⑹悠德龀逭文？椋渲惺只缣崛∧？椴捎檬只凳碧崛“缂际酰愿咚俚腁DC采样数据 高精度地提取信号载波的幅度信息，从而得到输入脉冲信号的信号包络；包络整形模块对数字化包络提取�？榇涔吹男藕虐缃邪缯危� 消噪声对信号包络的干扰，即通过低通滤波器滤除高频噪声，同时进行数字平滑. 以进一步消除噪声的影响，提高系统的抗噪声性能；自适应动态判决门限�？槎跃缯蔚男藕虐纾捎米允视Χ芯� 门限技术，形成动态判决门限，并与经过延迟的信号包络进行比较判决，得到TTL 波形的视频脉冲； 视频脉冲整形�？槎訲TL波形的视频脉冲进行脉冲整形，硬性去除持续时间 长度小于特定值T产100ns的毛刺杂散短脉冲，以去除噪声带来的虚假脉冲信息。 所述数字化包络提取�？椋洳捎玫氖只凳碧崛“绲募际酰侵覆捎� 高效的数字正交化技术，通过将信号正交化得到实时的I/Q (同相/正交， in-phase/quadmture-phase)两路数据，进而提取信号幅度的操作。在数字信号处理系统中提取信号的包络通常有3种方法希尔伯特(Hilbert)幅 值解调法、检波一滤波法和高通绝对值解调法，本实施例采用Hilbert幅值解调法， Hilbert变换而得的解析信号的实部为信号本身，虚部为其Hilbert变换，解析信号 的幅值即为信号的包络，在本实施例中，Hilbert变换可以方便地借助FFT来实现。假设给定连续的时间信号x(O，其Hilbert变换设为；(f)。 Hilbert变换器是幅值特性为l的全通滤波器。信号通过Hilbert变换器后，其负频率成分作+90。的相 移，而正频率成分作90。的相移。设为信号的解析信号，则有<formula>formula see original document page 8</formula>
由于JC(Z)是被包络信号调制的中频信号，可以记为-JC ( ) = 4) * cos (纽+ 0) 贝'J: ;(/) = ,*si+/ + 0)根据解析信号的特点z (0 = , * cos (纽+ 0) + * 4) * si+" 0) = , * 对z(f)取模即可得到包络信号+w *) + )|" (/)对x(O采样之后得到的离散信号x("，也可以用同样的方法得到它的解析信号"")。所述自适应动态判决门限�？椋洳捎玫淖允视Χ芯雒畔藜际酰侵父� 输入脉冲信号的幅度和噪声基底，自适应、动态地调整单脉冲的判决门限。然后根据判决门限确定输出TTL波形的视频脉冲的幅度如果信号包络的幅度小于判 决门限，输出0，否则输出l;从而去掉上升沿和下降沿的拖尾现象。如图3所示，所述自适应动态判决门限�？椋浣凶允视Χ芯雒畔薜墓� 程具体如下首先判决当前信号幅度是否大于噪声门限《2，如果信号小于噪声门 限《2，检测此时累计的信号长度是否超过T产100ns，如果信号累计长度超过l， 说明存在有效脉冲信号且刚刚消失。由此根据当前脉冲信号的最大幅度更新判决 门限《p取判决门限为最大幅度的1/2，如图4所示。如果信号大于噪声门限^， 说明存在有效信号，则触发更新脉冲信号的最大幅度；当累计的信号长度超过 Tf4us时，根据当前脉冲信号的最大幅度更新判决门限&。然后根据动态更新的 判决门限^，对经过延迟4us的信号包络进行比较判决，得到TTL波形的视频脉 冲。如图5所示，是本实施例硬件系统的测试结果图，图中，信号l为输入脉冲调 制信号的调制同步波形，信号2为长上升沿的脉冲调制信号，上升沿拖长2us;信 号3为系统的输出TTL脉冲波形。测试采用Agilent公司生产的Infiniium 54845A (1.5GHz; 8 GSa/s)数字示波器显示。从图中可以看到系统输出信号(信号3)
与输入调制信号(信号2)的相对延迟非常稳定。通过系统详细测试，本实施例在 输入信号频率275 475MHz范围内，在输入信号上升沿比较好的情况下(信号上 升沿〈100ns)和较差情况下(信号上升沿lus 2us)，输出的TTL视频脉冲相对输 入调制脉冲的延时变化量均小于5ns;前沿抖动在信噪比大于6分贝时小于5ns， 在信噪比小于6分贝时小于10ns，性能上大大超过了模拟动态检波器(通常在 200ns以上)的精度性能。从本实施例可以看出，本实施例能够很好地实现对长上升沿的输入信号的检 波功能，并具有集成化程度高、体积小、制造和调试简单、性能稳定可靠、通用 性好等特点。
权利要求
1、一种数字化高精度动态检波器，其特征在于，包括模拟数字转换器、可编程逻辑门阵列、锁相环、电源�？椋渲心Ｄ馐肿黄鹘淙肫渲械某ど仙�/下降沿的脉冲信号进行模数转换，得到数字采样信号，并输出到可编程逻辑门阵列；可编程逻辑门阵列实现对超长上升沿的脉冲信号进行数字检波，输出TTL数字逻辑波形；锁相环为模拟数字转换器和可编程逻辑门阵列提供系统时钟；电源�？橥ü游鲜瞿Ｄ馐肿黄鳌⒖杀喑搪呒耪罅�、锁相环提供直流电源。
2、 根据权利要求1所述的数字化高精度动态检波器，其特征是，所述可编程 逻辑门阵列，包括数字化包络提取�？�、包络整形�？椤⒆允视Χ芯雒畔� �？�、视频脉冲整形�？椋渲惺只缣崛∧？椴捎檬只凳碧崛“缂际酰允植裳藕盘崛⌒� 号载波的幅度信息，得到输入脉冲信号的信号包络；包络整形�？槎允只缣崛∧？榇涔吹男藕虐缃邪缯危� 消噪声对信号包络的干扰，即通过低通滤波器滤除高频噪声，同时进行数字平滑 以进一步消除噪声的影响，提高系统的抗噪声性能；自适应动态判决门限模块对经过包络整形的信号包络，采用自适应动态判决 门限技术，形成动态判决门限，并与经过延迟的信号包络进行比较判决，得到TTL 波形的视频脉冲；视频脉冲整形�？槎訲TL波形的视频脉冲进行脉冲整形，硬性去除持续时间 长度小于设定值的毛刺杂散短脉冲，以去除噪声带来的虚假脉冲信息。
3、 根据权利要求1所述的数字化高精度动态检波器，其特征是，所述数字化 包络提取模块，其采用数字正交化技术，是指通过将信号正交化得到实时的I/Q 两路数据，进而提取信号幅度的操作。
4、 根据权利要求1所述的数字化高精度动态检波器，其特征是，所述自适应 动态判决门限�？椋洳捎玫淖允视Χ芯雒畔藜际酰侵父菔淙肼龀逍藕� 的幅度和噪声基底，自适应、动态地调整单脉冲的判决门限，并根据判决门限确 定输出TTL波形的视频脉冲的幅度如果信号包络的幅度小于判决门限，输出0， 否则输出l，以去掉上升沿和下降沿的拖尾现象。
全文摘要
一种通信测量控制领域的数字化高精度动态检波器，本发明包括模拟数字转换器、可编程逻辑门阵列、锁相环、电源模块，其中模拟数字转换器将输入其中的超长上升/下降沿的脉冲信号进行模数转换，得到数字采样信号，并输出到可编程逻辑门阵列；可编程逻辑门阵列实现对超长上升沿的脉冲信号进行数字检波，输出TTL数字逻辑波形；锁相环为模拟数字转换器和可编程逻辑门阵列提供系统时钟；电源�？槲鲜瞿？樘峁└呶榷ǘ戎绷鞯缭�。本发明能够为后端系统的测量和同步提供稳定的参考信号，同时具有系统集成化程度高、体积小、制造和调试简单、性能稳定可靠、通用性好等特性。
文档编号G01S7/32GK101398481SQ200810202649
公开日2009年4月1日 申请日期2008年11月13日 优先权日2008年11月13日
发明者凌小峰, 宫新保, 臧小刚 申请人:上海交通大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
