专利名称：多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方法
技术领域：
本发明涉及一种片上系统内嵌逻辑芯核测试调度方法，特别是一种多级排序算 法运用于片上系统内嵌逻辑芯核测试调度的方法。
背景技术：
由于逻辑芯核重用设计方法的使用，集成电路的设计规�：褪迪止δ芊⑸送� 变，由原来超大规模集成电路(VLSI，Very Large Scale Integration Circuit)发展到目前的
片上系统。但是，随着片上系统设计规模增大、功能复杂度提高，及设计周期缩短，一 个严峻的问题日益显现，即片上系统的测试已成为阻碍片上系统发展的瓶颈性问题。有 效降低片上系统的测试难度和测试成本，已成为提升片上系统综合竞争力的一个非常重 要途径。由于内嵌于SoC中的众多逻辑芯核在提供来源、电路结构和设计风格等方面存 在复杂的多样性，传统的集成电路测试方法已不再胜任SoC的测试工作，必须使用SoC 可测性设计(DFT，DesignForTestability)方法来完成。目前，对SoC的测试主要是使用 不同逻辑芯核提供者提供的测试图形完成相应内嵌逻辑芯核的测试。为此，必须在SoC 可测性设计过程中建立起使各内嵌逻辑芯核可独立进行测试的测试环、SoC I/O端与各IP 核间进行测试数据传递的测试寻访机制等可测性设计硬件架构。同时，为了进一步有效 提高SoC测试资源利用率和减少SoC测试时间，还必须建立完善的测试调度策略。测试调度实际包含如何确定片上系统内嵌逻辑芯核内测试链路成链和片上系统 内嵌逻辑芯核测试调度两部分。当前，最普遍的做法就是对这两部分分别进行排序优 化，独立对待。然而，必须注意的是这两部分事实上是紧密相关的，分别排序优化在各 自的情况下是最优的，但两者的结合，也就是真正所要的结果并非最理想或最优化。因 此，有必要研究一种用统一的多级排序算法一次性解决测试调度问题的方法，来有效解 决与完善片上系统内嵌逻辑芯核的测试调度。
发明内容
本发明的目的在于提供一种多级排序算法运用于片上系统内嵌逻辑芯核测试调 度的方法，能将片上系统内嵌逻辑芯核测试调度和逻辑芯核内测试链路成链两个以往相 对独立的问题有效地统一解决，进而能够有效地降低片上系统的测试时间和测试开销。 本发明操作方便，适用于各种以扫描链方式完成逻辑芯核可测性设计的片上系统。为达上述目的，本发明采用下述技术方案—种多级排序算法运用于片 上系统内嵌逻辑芯核测试调度的方法，通过SoC文 件读入、设置排序深度和优先标准，运用多级排序算法，在逻辑芯核测试调度上获得最 优的逻辑芯核测试调度结果，其特征在于操作步骤为(1)调度矩阵Z建立与初始化、 (2)调度矩阵Z行扩展、(3)调度矩阵Z行收缩、(4)调度矩阵Z总测试带宽_总测试时间(W-T) 二维调度排序、(5)调度矩阵Z总测试带宽-调节因子(W- α )双重遍历和 (6)报告生成；所述步骤(1)调度矩阵Z建立与初始化是读取SoC文件，该文件符合 ITC，02 (International Test Conference 2002)制定的 SoC 文件格式，从中获取 SoC 中的逻
辑芯核总数P，初始化调度矩阵Z，调度矩阵Z中的元素为测试链路成链对象，该对象具 有逻辑芯核带宽w和逻辑芯核测试时间t的二维属性；所述步骤(2)调度矩阵Z行扩展 是通过设定测试链路成链排序深度m，对每一个逻辑芯核按特定算式形成m个测试链 路成链对象，从而行扩展调度矩阵Z ；所述步骤(3)调度矩阵Z行收缩是通过设置优 先标准，在各列上对m个测试链路成链对象按优先标准进行标量化排序，获得优先测试 链路成链对象，丢弃其余测试链路成链对象，从而行收缩调度矩阵Z ；所述步骤(4)调度 矩阵Z总测试带宽-总测试时间(W-T) 二维调度排序是在给定总测试带宽和调节因子 α条件下，对已行收缩的调度矩阵Z中的共ρ个测试链路成链对象进行总测试带宽-总 测试时间(W-T) 二维排序获得总测试时间Τ、测试并行数R、空闲率IR以及逻辑芯核测 试调度策略等结果；所述步骤(5)调度矩阵Z总测试带宽-调节因子(W-α)双重遍历 是从已行收缩的调度矩阵Z中获取所有有效的总测试带宽W值和调节因子α值，通过 对调度矩阵Z总测试带宽-总测试时间(W-T) 二维调度排序进行总测试带宽-调节因子 (W-α)双重遍历，从而获所有的结果，并按先总测试时间T再空闲率IR最后测试并行数 R的优先级对结果进行排序，从而确定最终的唯一测试结果；所述步骤(6)报告生成为以 上所有步骤操作过程中的各个细节和结果分别形成文本和图形报告。上述步骤(1)调度矩阵Z建立与初始化是自动识别由ITC’ 02规定的SoC文件 格式，获取逻辑芯核总数P，在内部建立具有P个表项的数据表，该数据表的各表项与初 始为ο行ρ列的调度矩阵Z各列进行关联，各表项都含有从SoC文件中提取的各项重要 信息输入端口数In，输出端口数Out，内部扫描链数n，各条扫描链长度丨S1, ..，sn}, 以及测试图形数tp;另外，所述调度矩阵Z建立与初始化(1)还具有对不符合文件格式的 信息进行自动剔除、对不完整的重要信息进行自动缺省填补的能力，能够反复输入更新 的SoC文件或其它待调度的SoC文件，在已输入SoC文件，且不再重新输入或关闭输入 时，任何操作都不会破坏在其内部已建立的数据表和调度矩阵Z。上述步骤(2)调度矩阵Z行扩展是根据所设定的排序深度m和逻辑芯核总数ρ对 以下算式进行循环求解，
权利要求
1.一种多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方法，通过SoC文 件读入、设置排序深度和优先标准，运用多级排序算法，在逻辑芯核测试调度上获得最 优的逻辑芯核测试调度结果，其特征在于操作步骤为(1)调度矩阵Z建立与初始化、 (2)调度矩阵Z行扩展、(3)调度矩阵Z行收缩、(4)调度矩阵Z总测试带宽-总测试 时间(W-T) 二维调度排序、(5)调度矩阵Z总测试带宽-调节因子(W- α )双重遍历和 (6)报告生成；所述步骤(1)调度矩阵Z建立与初始化是读取SoC文件，该文件符合 ITC，02 (International TestConference 2002)制定的 SoC 文件格式，从中获取 SoC 中的逻 辑芯核总数P，初始化调度矩阵Z，调度矩阵Z中的元素为测试链路成链对象，该对象具 有逻辑芯核带宽w和逻辑芯核测试时间t的二维属性；所述步骤(2)调度矩阵Z行扩展 是通过设定测试链路成链排序深度m，对每一个逻辑芯核按特定算式形成m个测试链 路成链对象，从而行扩展调度矩阵Z ；所述步骤(3)调度矩阵Z行收缩是通过设置优先 标准，在各列上对m个测试链路成链对象按优先标准进行标量化排序，获得优先测试链 路成链对象，丢弃其余测试链路成链对象，从而行收缩调度矩阵Z ；所述步骤(4)调度矩 阵Z总测试带宽-总测试时间(W-T) 二维调度排序是在给定总测试带宽和调节因子α 条件下，对已行收缩的调度矩阵Z中的共ρ个测试链路成链对象进行总测试带宽-总测试 时间(W-T) 二维排序获得总测试时间Τ、测试并行数R、空闲率IR以及逻辑芯核测试调 度策略等结果；所述步骤(5)调度矩阵Z总测试带宽-调节因子(W-α )双重遍历是从 已行收缩的调度矩阵Z中获取所有有效的总测试带宽W值和调节因子α值，通过对调度 矩阵Z总测试带宽-总测试时间(W-T) 二维调度排序进行总测试带宽-调节因子(W-α) 双重遍历，从而获所有的结果，并按先总测试时间T再空闲率IR最后测试并行数R的优 先级对结果进行排序，从而确定最终的唯一测试结果；所述步骤(6)报告生成是以上 所有步骤操作过程中的各个细节和结果分别形成文本和图形报告。
2.根据权利要求1所述的多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方 法，其特征在于所述步骤(1)调度矩阵Z建立与初始化是自动识别由ITC’ 02规定的SoC 文件格式，获取逻辑芯核总数ρ，在内部建立具有ρ个表项的数据表，该数据表的各表项 与初始为O行ρ列的调度矩阵Z各列进行关联，各表项都含有从SoC文件中提取的各项 重要信息输入端口数In，输出端口数Out，内部扫描链数n，各条扫描链长度丨S1,..， sn},以及测试图形数tp;另外，所述调度矩阵Z建立与初始化还具有对不符合文件格式 的信息进行自动剔除、对不完整的重要信息进行自动缺省填补的能力，能够反复输入更 新的SoC文件或其它待调度的SoC文件，在已输入SoC文件，且不再重新输入或关闭输 入时，任何操作都不会破坏在其内部已建立的数据表和调度矩阵Z。
3.根据权利要求1所述的将多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方 法，其特征在于所述步骤(2)调度矩阵Z行扩展是根据所设定的排序深度m和逻辑芯核 总数ρ对以下特定算式进行循环求解，
4.根据权利要求1所述的多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方 法，其特征在于所述步骤(3)调度矩阵Z行收缩是提供可自行设定的优先标准函数f (w， t)，该函数以测试链路成链对象的逻辑芯核带宽w和逻辑芯核测试时间t属性作为参数； 根据自行设定的优先标准函数对调度矩阵Z以列为单位进行标量化的升序重排，当未设 置优先标准函数时，则根据缺省的优先标准函数f(w，t) =WXtX (w+t)对调度矩阵Z以 列为单位进行标量化的升序重排，对重排后的调度矩阵Z丢弃第2行到第m行，使其退 化到1行ρ列，如以下算式所示
5.根据权利要求1所述的多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方 法，其特征在于所述步骤(4)调度矩阵Z总测试带宽-总测试时间(W-T) 二维调度排序 是对调度矩阵Z中共ρ个具有逻辑芯核带宽w和逻辑芯核测试时间t属性的测试链路成链 对象，以wXt为指标，进行标量化降序排列，更新调度矩阵Z，如以下算式
6.根据权利要求1所述的多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方 法，其特征在于所述步骤(5)调度矩阵Z总测试带宽-调节因子(W-α)双重遍历是通 过对调度矩阵Z总测试带宽-总测试时间(W-T) 二维调度排序进行总测试带宽-调节因 子(W-α)双重遍历获得所有测试调度结果；其原因是在进行总测试带宽-总测试时间 (W-T) 二维排序时，用于产生第一批测试链路成链对象的特定算式，其调节因子α仅在 C/或C/+1 (视通过以下算式求解出的α k是否含有0而定)个区间内会使第一批选择结 果产生不同，这C/或C/+1个区间的端点可由以下算式求解获得，
7.根据权利要求1所述的将多级排序算法运用于片上系统内嵌逻辑芯核测试调度的 方法，其特征在于所述步骤(6)报告生成为所有其它步骤在操作过程中的各个细节和结 果分别形成文本和图形报告，即为各个步骤的操作过程进行文本记录，记录中标明步骤 源、操作名和操作数据；为各个步骤的操作结果进行文本报告生成和图形报告生成。
全文摘要
本发明涉及一种多级排序算法运用于片上系统内嵌逻辑芯核测试调度的方法。其操作步骤为调度矩阵Z建立与初始化、调度矩阵Z行扩展、调度矩阵Z行收缩、调度矩阵Z总测试带宽-总测试时间(W-T)二维调度排序、调度矩阵Z总测试带宽-调节因子(W-α)双重遍历和报告生成。本发明能够将片上系统内嵌逻辑芯核测试调度和逻辑芯核内测试链路成链两个以往相对独立的问题有效地统一解决，进而能够有效地降低片上系统的测试时间和测试开销。本发明操作方便，适用于各种以扫描链方式完成逻辑芯核可测性设计的片上系统。
文档编号G01R31/3185GK102012480SQ20101029115
公开日2011年4月13日 申请日期2010年9月21日 优先权日2010年9月21日
发明者丁梦玲, 吴玉见, 张金艺, 李娇, 段苏阳, 王春华, 翁寒一, 蔡万林, 黄徐辉 申请人:上海大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
