专利名称：在并行测试机台上实现芯片频率微调的方法
技术领域：
本发明涉及芯片的测试，特别涉及一种在并行测试机台上实现芯片频率微调的方法。
背景技术：
目前的并行测试机台如图1所示，测试仪的一个向量�？橄蚨喔鲂酒⑺筒馐韵� 量进行同测，当某个芯片失效的时候系统将自动剔除这些芯片断开这些芯片的连接。但目 前的并行测试机台(例如T5335)无频率测试的�？椋荒芏孕酒衅德什馐浴６钟械哪芙衅德什馐缘牟馐曰ǎ淦德什馐阅？榭梢宰远员徊庑酒氖� 钟信号电平高低变化的次数进行记数，根据采样的时间和翻转的次数，频率测试�？樽远� 返回所测试到的被测芯片的时钟信号频率，但由于不同芯片时钟信号不会是同步的，且频 率也并不一致，一个频率测试�？槲薹ㄍ辈馐远喔鲂酒氖敝有藕牌德剩痪哂胁⑿胁� 试功能，无法同时对不同芯片进行频率测试及微调，一般需要一个个芯片分别测试到不同 频率，然后根据不同的频率值分别给各被测芯片写入不同的补正数据，以上过程无法实现 多芯片同测，测试时间会比较长，对设备的硬件也要求比较高。
发明内容
本发明要解决的技术问题是提供一种在并行测试机台上实现芯片频率微调的方 法，能对多芯片进行频率同测。为解决上述技术问题，本发明的在并行测试机台上实现芯片频率微调的方法，包 括以下步骤一 .在并行测试机台的程序中建立芯片补正数据同时钟周期微调范围对应表，分 为第一档、第二档、……、第N档，N为正整数，第一档中，第一时钟周期微调范围B1 化同 第一芯片补正数据A1对应，第二档中，第二时钟周期微调范围化 同第二芯片补正数据 A2对应，第三档中，第三时钟周期微调范围 B4同第三芯片补正数据A3对应，……，第 N档中，第N时钟周期微调范围 Bn+1同第N芯片补正数据An对应氓> B2 > B3 >…… >8,+1，各芯片补正数据~，4，~，……An对应的对芯片时钟周期的微调值依次减�。欢� .在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量 合并为一个测试向量，形成第一个测试向量、第二个测试向量、……、第N个测试向量，即把 经过所述芯片补正数据同时钟周期微调范围对应表中的后一档的时钟周期微调范围以内 的读时间之后再向被测芯片发送第二测试指令的读下一档读时间向量，和写前一档的时钟 周期微调范围对应的芯片补正数据到被测芯片的写前一档补正数据向量两个指令向量依 序分别合并为多个测试向量；即将写第一档补正数据向量A1和读第二档读时间向量合并为 第一个测试向量，将写第二档补正数据向量A2和读第三档读时间向量合并为第二个测试向 量，……，将写第N档补正数据向量々,和读第N+1档读时间向量合并为第N个测试向量；三.在并行测试机台的程序中将多个被测芯片的经过初始频率范围的检测后的测试状态赋值给在所述程序中的软件寄存器变量；设置并行测试机台的程序中的软件计数 器变量周期值为N ；四.所述程序将软件寄存器变量，赋值给并行测试机台的硬件寄存器，从而来设 定哪些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接 的芯片为被测试芯片；并将并行测试机台的程序中软件计数器变量清零；五.并行测试机台执行当前的测试向量；并使所述程序中软件计数器加1 ；六.并行测试机台监测各被测芯片的反馈数据波形，得到各芯片测试状态，将各 芯片测试状态分别赋值给各芯片所接测试通道相对应的硬件寄存器，从而来设定哪些测试 通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被 测试芯片；七.如果并行测试机台的程序中软件计数器的值小于等于N，则将下一个测试向 量作为当前测试向量，进行步骤五；如果软件计数器的值大于N，则进行步骤八；八.所述程序将软件寄存器变量中保存的各被测芯片经过初始频率范围检测后 的测试状态，赋值给并行测试机台的硬件寄存器；九.并行测试机台将为通过状态的硬件寄存器对应的测试通道连接的被测芯片 中最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据最后写入的芯片 补正数据对时钟周期进行微调。在步骤九之后，并行测试机台可以对为通过状态的硬件寄存器对应的测试通道连 接的被测芯片执行一设定时间的读时间向量，检测经过初始频率范围的检测后的测试状态 为通过的各被测芯片的时钟周期是否在微调后指定的范围内。步骤二中，第一个测试向量中的读第二档读时间向量的读时间可以为4，第二个 测试向量中的读第三档读时间向量的读时间可以为B3,第三个测试向量中的读第四档读时 间向量的读时间可以为B4,……，第N个测试向量中的读第N+1档读时间向量的读时间可
以为Bn+1o本发明的在并行测试机台上实现芯片频率微调的方法，在并行测试机台的程序中 将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，得到多个测试向 量，然后并行测试机台依次执行所述多个测试向量，从读时间最长的一档向时间缩短的方 向进行扫描，当读时间太短就会出现频率检测未通过的被测芯片，频率检测未通过时由于 采用的是并行测试机台并行同测的方式进行测试，频率检测未通过的被测芯片会被剔除出 同测对象集合，由于读时间与写入被测芯片存储器的芯片补正数据相差一档，所以被剔除 的被测芯片已经被写入了正确的芯片补正数据。以此类推，不断循环直到同测对象集合中 所有被测的芯片全部失效剔除或到循环结束。最后将为通过状态的硬件寄存器对应的测试 通道连接的被测芯片中最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路 根据最后写入的芯片补正数据对时钟周期进行微调，实现对各芯片频率的同测微调。最后 可以通过并行测试机台对各个芯片同测，检验判断是否在微调的指定范围内，以此来实现 对多个芯片在同时并行测试条件下对各个芯片个性化的微调。
下面结合附图和具体实施方式
对本发明作进一步的详细说明。
图1是并行测试机台的向量�？榻峁雇迹煌�2是并行测试机台的时间测试示意图；图3是本发明的在并行测试机台上实现芯片频率微调的方法示意图。
具体实施例方式并行测试机台的时间测试示意图如图2所示，被测芯片的时钟为SCL，被测芯片I/ 0接口的波形为SDA，并行测试机台通过测试通道向被测芯片第一 I/O接口发送第一测试指 令，经过读时间twr之后再向被测芯片发送第二测试指令，并行测试机台通过测试通道监 测被测芯片第二 I/O接口的反馈数据波形SDA，根据向被测芯片发送第二测试指令之后的 设定时间的被测芯片第二 I/O接口的反馈数据波形SDA的电平高低，判断被测芯片是否测 试通过。如果被测芯片第一测试指令执行完毕需要时间小于读时间twr，向被测芯片发送第 二测试指令之后的设定时间的被测芯片第二 I/O接口的反馈数据波形SDA就为测试通过电 平，并行测试机台就确定该被测芯片测试通过pass，如果被测芯片第一测试指令执行完毕 需要时间大于等于读时间twr，向被测芯片发送第二测试指令之后的设定时间的被测芯片 第二 I/O接口的反馈数据波形SDA就为测试失败电平，并行测试机台就确定该被测芯片测 试失败fail。如果被测芯片的时钟周期较短，则第一测试指令执行完毕需要时间较短，如果 被测芯片的时钟周期较长，则第一测试指令执行完毕需要时间较长。本发明的在并行测试机台上实现芯片频率微调的方法，如图3所示，包括以下步 骤1.在并行测试机台的程序中建立芯片补正数据同时钟周期微调范围对应表，分为 第一档、第二档、……、第N档，N为正整数，如表1所示，第一档中，第一时钟周期微调范围 5ms ^is同第一芯片补正数据A1对应，第二档中，第二时钟周期微调范围^is 3ms同第 二芯片补正数据A2对应，第三档中，第三时钟周期微调范围3ms 2ms同第三芯片补正数据 A3对应，……，依次各档的时钟周期微调范围依序首尾相接从大到小排列，各芯片补正数据 A1, A2, A3,……对应的对芯片时钟周期的微调值依次减�。�1
时钟周期微调范围芯片补正数据第一时钟周期微调范围&ns 第一芯片补正数据A1第二时钟周期微调范围4ms Sns第二芯片补正数据A2第三时钟周期微调范围ans 2ms第三芯片补正数据A3第四时钟周期微调范围2ms Ims第四芯片补正数据A4第五时钟周期微调范围1ms 0. 8ms第五芯片补正数据A5第六时钟周期微调范围0. 8ms 0. 6ms第六芯片补正数据A权利要求
1.一种在并行测试机台上实现芯片频率微调的方法，其特征在于，包括以下步骤一.在并行测试机台的程序中建立芯片补正数据同时钟周期微调范围对应表，分为第 一档、第二档、……、第N档，N为正整数，第一档中，第一时钟周期微调范围B1 化同第一 芯片补正数据A1对应，第二档中，第二时钟周期微调范围化 同第二芯片补正数据A2对 应，第三档中，第三时钟周期微调范围 B4同第三芯片补正数据A3对应，……，第N档 中，第N时钟周期微调范围 Bn+1同第N芯片补正数据An对应办> B2 > B3 >……> BN+1，各芯片补正数据A1, A2, A3,……An对应的对芯片时钟周期的微调值依次减�。欢�.在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并 为一个测试向量，形成第一个测试向量、第二个测试向量、……、第N个测试向量，即把经 过所述芯片补正数据同时钟周期微调范围对应表中的后一档的时钟周期微调范围以内的 读时间之后再向被测芯片发送第二测试指令的读下一档读时间向量，和写前一档的时钟周 期微调范围对应的芯片补正数据到被测芯片的写前一档补正数据向量两个指令向量依序 分别合并为多个测试向量；即将写第一档补正数据向量A1和读第二档读时间向量合并为 第一个测试向量，将写第二档补正数据向量A2和读第三档读时间向量合并为第二个测试向 量，……，将写第N档补正数据向量々,和读第N+1档读时间向量合并为第N个测试向量；三.在并行测试机台的程序中将多个被测芯片的经过初始频率范围的检测后的测试 状态赋值给在所述程序中的软件寄存器变量；设置并行测试机台的程序中的软件计数器变 量周期值为N ；四.所述程序将软件寄存器变量，赋值给并行测试机台的硬件寄存器，从而来设定哪 些测试通道所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯 片为被测试芯片；并将并行测试机台的程序中软件计数器变量清零；五.并行测试机台执行当前的测试向量；并使所述程序中软件计数器加1；六.并行测试机台监测各被测芯片的反馈数据波形，得到各芯片测试状态，将各芯片 测试状态分别赋值给各芯片所接测试通道相对应的硬件寄存器，从而来设定哪些测试通道 所接的芯片为被测试芯片，为通过状态的硬件寄存器对应的测试通道所接的芯片为被测试 七.如果并行测试机台的程序中软件计数器的值小于等于N，则将下一个测试向量作 为当前测试向量，进行步骤五；如果软件计数器的值大于N，则进行步骤八；八.所述程序将软件寄存器变量中保存的各被测芯片经过初始频率范围检测后的测 试状态，赋值给并行测试机台的硬件寄存器；九.并行测试机台将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中最 后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据最后写入的芯片补正 数据对时钟周期进行微调。
2.根据权利要求1所述的在并行测试机台上实现芯片频率微调的方法，其特征在于， 在步骤九之后，并行测试机台对为通过状态的硬件寄存器对应的测试通道连接的被测芯片 执行一设定时间的读时间向量，检测经过初始频率范围的检测后的测试状态为通过的各被 测芯片的时钟周期是否在微调后指定的范围内。
3.根据权利要求1所述的在并行测试机台上实现芯片频率微调的方法，其特征在于， 步骤二中，第一个测试向量中的读第二档读时间向量的读时间为B2,第二个测试向量中的读第三档读时间向量的读时间为B3，第三个测试向量中的读第四档读时间向量的读时间为 B4,……，第N个测试向量中的读第N+1档读时间向量的读时间为Bn+1。
全文摘要
本发明公开了一种在并行测试机台上实现芯片频率微调的方法，在并行测试机台的程序中将写前一档补正数据向量和读下一档读时间向量合并为一个测试向量，得到多个测试向量，然后并行测试机台依次执行所述多个测试向量，不断循环直到同测对象集合中所有被测的芯片全部失效剔除或到循环结束，最后将为通过状态的硬件寄存器对应的测试通道连接的被测芯片中最后写入的芯片补正数据激活，各被测芯片中的时钟周期微调电路根据最后写入的芯片补正数据对时钟周期进行微调。本发明能对多芯片进行频率同测。
文档编号G01R31/28GK102135596SQ20101002735
公开日2011年7月27日 申请日期2010年1月22日 优先权日2010年1月22日
发明者武建宏 申请人:上海华虹Nec电子有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
