专利名称：测试装置及测试方法
技术领域：
本发明涉及测试装置及测试方法。
背景技术：
被称为源同步的、与数据信号一起并行输出同步用时钟信号的接口已广为人知。专利文献I记载了对采用这样接口的被测试器件进行测试的测试装置，该测试装置，根据被测试器件输出的时钟信号对数据信号的数据值进行取样，将取样得到的数据值与期望值进行比较。专利文献I :美国专利第7644324号说明书 专利文献2 :特开2002-222591号公报专利文献3 :美国专利6556492号说明书
发明内容
发明要解决的问题但是，在测试采用这种接口的被测试器件时，是在缓冲器中暂时存储所取样的数据值之后读出，与期望值比较。可是，如果测试装置从缓冲器中读出数据值的时序早，则取样后的数据值在缓冲器存储之前已经被读出处理了，因而无法进行正确的测试。同时，如果测试装置从缓冲器读出数据值的时序晚，缓冲器溢出，也不能做正确的测试。因此，测试装置必须在恰当的时序中从缓冲器读出恰当的数据数的数据。解决问题的技术方案为了解决上述问题，本发明的第I方式中，提供一种测试装置以及这种测试装置中的测试方法。所述测试装置，是测试输出数据信号和表示取样所述数据信号的时序的时钟信号的被测试器件的测试装置，其具备缓冲部，缓冲所述数据信号；图案发生部，在每个该测试装置的测试周期，发生控制信号及所述数据信号的期望值；读出控制部，在每个所述测试周期，以所述控制信号指示从所述缓冲部读出数据为条件，自所述缓冲部读出所述数据信号；判断部，比较被所述读出控制部读出的所述数据信号和被所述图案发生部发生的所述期望值。另外，上述发明的概要，并未列举出本发明的必要技术特征的全部，同时，这些特征群的次级组合也成为发明。
图I表示被测试器件200，及对其进行测试的本实施方式涉及的测试装置10。图2表示从被测试器件200输出的数据信号及时钟信号的时序。图3表示本实施方式涉及的测试装置10的构成。图4表示时钟生成部36构成的一个例子，及数据取得部38构成的一个例子。图5表示数据信号、时钟信号、延迟信号、第I选通信号、第2选通信号以及取样时钟的时序的一个例子。图6表示进行作为存储器器件的被测试器件200的功能测试时的时序图。图7表示在读出处理的过程中，从测试装置10向被测试器件200发送的命令及读使能信号、从被测试器件200向测试装置10发送的时钟信号及数据信号、屏蔽信号及取样时钟的时序，以及从缓冲部58向判断部42转送的数据的时序的一个例子。图8表示图案存储器23中存储的测试命令、控制信号以及图案的一个例子。图9表示按照时钟信号DQS的时序采集数据信号DQ的数据值时的，读出标志及比较标志的发生时序例。图10表示按照在测试装置10内部发生的时序信号的时序采集数据信号DQ的数据值时中的读出标志及比较标志的发生时序例。
图11表示本实施例的第I变形例涉及的测试装置10的构成。图12表示数据信号DQ、时钟信号DQS、读出标志、比较标志及地址比较时序的一个例子。
具体实施例方式下面通过发明的实施的方式说明本发明，但下述实施方式并不限定权利要求所涉及的发明，另外，在实施方式中说明的特征的组合并非全部都是发明的解决手段所必须的。图1，表示被测试器件200，及对其进行测试的本实施方式涉及的测试装置10 ;图
2,表不从被测试器件200输出的数据信号及时钟信号的时序。本实施方式涉及的测试装置10，对被测试器件200进行测试。在本实施方式中，被测试器件200，通过作为双向总线的DDR (Double Data Rate)接口，和其他器件进行数据的收发。DDR接口，并行转送多条数据信号DQ和表示取样数据信号DQ的时序的时钟信号DQS。在本例中，DDR接口，比如，如图2所示，对4条数据信号DQ0、DQ1、DQ2、DQ3转送I条时钟信号DQS。同时，DDR接口，相对时钟信号DQS的比率，转送与时钟信号DQS同步的2倍比率的数据信号DQ。在本实施方式中，被测试器件200，比如是非易失性存储器器件，通过DDR接口，从其他的控制用器件写入及读出数据。本实施方式涉及的测试装置10，通过作为这样的双向总线的DDR的接口进行与被测试器件200的数据信号DQ及时钟信号DQS的收发，来测试被测试器件200。并且，测试装置10，还与被测试器件200之间进行写使能信号及读使能信号等的控制用信号的收发。图3，表示本实施方式涉及的测试装置10的构成。测试装置10，具有多个数据端子12、时钟端子14、时序发生部22、图案存储器23、图案发生部24、多个数据用比较仪32、时钟用比较仪34、时钟生成部36、多个数据取得部38、读出控制部40、判断部42、测试信号供给部44以及指定部48。多个数据端子12各自通过作为双向总线的DDR的接口，连接在被测试器件200中的数据信号的输入输出端子上。在本例中，测试装置10具有4个数据端子12。4个数据端子12分别通过DDR接口连接于被测试器件200中的4条数据信号的DQ0、DQ1、DQ2、DQ3的各自的输入输出端子上。时钟端子14，经由DDR接口与被测试器件200中的时钟信号DQS的输入输出端子连接。时序发生部22按照在该测试装置10内部中发生的基准时钟，发生与该测试装置
10的测试周期对应的时序信号。时序发生部22，作为一个例子，发生与测试周期同步的时
序信号。图案存储器23，通过图案发生部24存储在每个测试周期执行的测试命令的命令列。同时，图案存储器23，与测试命令分别对应存储期望值图案及测试图案。期望值图案表示从被测试器件200发送的数据信号的期望值。测试图案表示从测试装置10向被测试器件200发送的信号的波形。同时，图案存储器23，与测试命令的各自对应，存储用于控制该测试装置10的动作的控制数据。作为一个例子，控制数据包括表示从数据取得部38内的缓冲部58是否读 出数据信号的读出标志，及表示是否使判断部42比较数据信号和期望值的比较标志。图案发生部24，在每一测试周期依次执行被图案存储器23存储的命令列中包含的测试命令。并且，图案发生部24，在每个测试周期发生与所实行的测试命令对应的测试图案及期望值图案。图案发生部24，对测试信号供给部44供给所发生的测试图案。同时，图案发生部24，对判断部42供给发生的期望值图案。并且，图案发生部24，根据在每个测试周期，与实行的测试命令对应的控制数据，发生控制该测试装置10中的各部分的控制信号。图案发生部24，作为一个例子，每个测试周期发生表示是否从缓冲部58读出数据信号的读出标志，及表示是否让判断部42比较数据信号和期望值的比较标志作为控制信号。并且，图案发生部24，将发生的控制信号供给至对应的块。图案发生部24，作为一个例子，向读出控制部40供给读出标志，向判断部42供给比较标志。多个数据用比较仪32，对应经由DDR接口和被测试器件200之间进行收发的多个数据信号的各个而设置。在本例中，测试装置10，具有与4条数据信号DQO、DQU DQ2、DQ3各自对应的4个数据用比较仪32。多个数据用比较仪32各自经由所对应的数据端子12接受从被测试器件200输出的对应的数据信号。多个数据用比较仪32分别将接收到的数据信号与被预定的阈值电平进行比较并逻辑值化，输出逻辑值化得到的数据信号。和经由DDR接口在与被测试器件200之间进行收发的时钟信号DQS相对应设置时钟用比较仪34。时钟用比较仪34，经由对应的时钟端子14，接收从被测试器件200输出的对应的时钟信号。并且，时钟用比较仪34，将所接收的时钟信号与被预定的阈值电平比较后逻辑值化，输出逻辑值化后的时钟信号。时钟生成部36，根据被时钟用比较仪34逻辑值化得到的时钟信号，生成用于对从被测试器件200输出的数据信号取样的取样时钟。在本例中，时钟生成部36生成时钟信号的2倍的比率的取样时钟。多个数据取得部38，与被测试器件200通过DDR接口输出的多个数据信号分别对应设置。在本例中，测试装置10具有与4条数据信号DQO、DQU DQ2、DQ3分别对应的4个数据取得部38。多个数据取得部38的各个，以与时钟信号对应的取样时钟的时序，或与该测试装置10的测试周期对应的时序信号的时序取得被测试器件200输出的数据信号。在本实施方式中，多个数据取得部38分别取得在由时钟生成部36生成的取样时钟的时序或时序发生部22发生的时序信号的时序的任何一个中所对应的数据信号的数据值。多个数据取得部38根据指定部48的指定切换按照取样时钟或时序信号的哪一个的时序取得数据信号。多个数据取得部38分别具有缓冲部58。缓冲部58，缓冲被取得的数据信号。读出控制部40，以从时序发生部22发生的时序信号的时序读出被多个数据取得部38各自的缓冲部58缓冲的数据信号。并且，读出控制部40，向判断部42供给读出的数据信号。在这个情况中，读出控制部40，在每个测试周期，以读出标志指示数据信号的读出作为条件，从各自的缓冲部58读出数据信号。判断部42，比较被读出控制部40读出的数据信号和被图案发生部发生的期望值。在这种情况中，判断部42，在每个测试周期，以比较标志指示数据信号和期望值的比较作为条件，比较由读出控制部40读出的数据信号和期望值，然后，判断部42按照数据信号与期望值比较的结果，判断被测试器件200的好坏。测试信号供给部44，按照图案发生部24发生的测试图案对被测试器件200供给测 试信号。在本实施方式中，测试信号供给部44，作为测试信号，经由作为双向总线的DDR接口对被测试器件200输出多个数据信号，同时经由DDR接口将表示所输出的数据信号的采样时序的时钟信号输出到被测试器件200。即，测试信号供给部44，经由多个数据端子12对被测试器件200输出多个数据信号DQO、DQ1、DQ2、DQ3，同时，经由时钟端子14对被测试器件200输出时钟信号DQS。并且，测试信号供给部44，将准许数据输出的读使能信号作为控制用信号供给于被测试器件200。这样，测试信号供给部44，能够经由DDR接口，输出包含从被测试器件200存储在内部的数据的数据信号DQ。指定部48，指定数据取得部38是以对应时钟信号的时序取得数据信号，还是以与测试周期对应的时序信号的时序取得数据信号。指定部48，作为一个例子，对数据取得部38，按照测试程序的实行，指定是以与时钟信号对应的时序取得数据信号，还是以与时序信号对应的时序取得数据信号。缓冲部58，在被指定部48指定了按照时钟信号的时序取得数据信号时候，以与时钟信号对应的时序取得数据信号。缓冲部58，在被指定部48指定了按照与时序信号对应的时序取得数据信号时，根据与时序信号对应的时序取得数据信号。图4，是表示时钟生成部36的构成的一个例子，以及数据取得部38构成的一个例子。图5，是表示数据信号、时钟信号、延迟信号、第I选通信号、第2选通信号及取样时钟的时序的一个例子。数据取得部38，输入如图5 (A)所示的，包含以预定的数据比率被传送的数据值的数据信号DQ。并且，数据取得部38，按照时钟生成部36生成的取样时钟的时序，顺次对数据信号DQ中包含的各数据进行取样。时钟生成部36，作为一个例子，具有延迟器62、选通脉冲发生部64和合成部66。延迟器62，作为一个例子，输入如图5 (B)所示的被测试器件200输出的数据信号DQ的2倍比率的时钟信号DQS。并且，延迟器62输出如图5 (C)所示的，将所输入的时钟信号DQS时间延迟该时钟信号DQS的1/4周期后的延迟信号。选通脉冲发生部64，如图5 (D)所示，发生在延迟信号的上升沿中有微小时间幅度的脉冲的第I选通信号。由此,时钟生成部36，能够输出表示取样数据信号DQ中的奇数位的数据值的时序的第I选通信号。
同时，选通脉冲发生部64，发生如图5 (E)所示的，在延迟信号的下降沿中具有微小时间幅度的脉冲的第2选通信号。由此，时钟生成部36，能够输出表示取样数据信号DQ中的偶数位的数据值的时序的第2选通信号。再者，也可以第I选通信号表示对数据信号DQ中的偶数位的数据进行取样的时序，第2选通信号表示对数据信号DQ中的奇数位的数据取样的时序。合成部66，输出如图5 (F)所示的，合成了第I选通信号及第2选通信号得到的取样时钟。合成部66，作为一个例子，输出将第I选通信号及第2选通信号进行逻辑和运算后的取样时钟。这样，合成部66，能输出表示数据信号DQ所包含的各数据值的眼开(Eye-opening)的大致中心的时序的取样时钟。同时，数据取得部38，具有第一取得部51 、第二取得部52、数据选择部54、时钟选择部56以及缓冲部58。第一取得部51，在图5 (F)的取样时钟的时序中取得图5 (A)表示的数据信号DQ的各数据值。第一取得部51，作为一个例子，包含奇数侧触发器72和偶数侧触发器74和多路复用器76。奇数侧触发器72，在第I选通信号的时序中取得从被测试器件200输出的数据信号DQ的数据值并保持在内部。偶数侧触发器74，在第2选通信号的时序中取得从被测试器件200输出的数据信号DQ的数据值保持在内部。多路复用器76，在取样时钟的时序中交替选择奇数侧触发器72保持的数据信号DQ的数据值和偶数侧触发器74保持的数据信号DQ的数据值，通过数据选择部54提供给缓冲部58。这样，第一取得部51，能够以与时钟生成部36生成的取样时钟对应的时序取得数据信号DQ的数据值。第2取得部52，在与被时序发生部22发生的时序信号对应的时序中取得图5 (A)表示的数据信号DQ的逻辑值。被时序发生部22发生的时序信号的比率，作为一个例子，比从被测试器件200输出的数据信号DQ及时钟信号DQS的比率都高。此时，第2取得部52，能够取得表示数据信号DQ的波形的数据列。第2取得部52，作为一个例子，至少具有I个触发器82。触发器82，在从时序发生部22发生的时序信号的时序中，采集数据信号DQ的数据值。数据选择部54，按照指定部48的指定，选择被第I取得部51取得的数据值或被第2取得部52取得的数据值的任何一方，提供给缓冲部58。数据选择器54，在指定部48指定了以对应于取样时钟的时序取得数据信号时，向缓冲部58转送从第I取得部51输出的数据值。同时，数据选择器54当指定部48指定对应于时序信号的时序取得数据信号时，向缓冲部58转送从第2取得部52输出的数据值。时钟选择器56，按照指定部48的指定，选择时钟生成部36生成的取样时钟或从时序发生部22发生的时序信号的中一个，提供给缓冲部58。时钟选择器56，在指定部48指定以对应于取样时钟的时序取得数据信号时,将钟生成部36生成的取样时钟供给到缓冲部58。同时，时钟选择器56，在指定部48指定以对应时序信号的时序取得数据信号时，将时序发生部22发生的时序信号供给到缓冲部58。缓冲部58有多个条目。缓冲部58，以从被时钟选择器56输出的信号的时序顺次在各条目缓冲从数据选择器54被转送的数据值。即缓冲部58在指定部48指定以对应取样时钟的时序取得数据信号DQ时，将从第I取得部51的多路复用器76顺次输出的数据信号DQ的数据值，以被时钟生成部36生成的取样时钟的时序顺次在各条目缓冲。或缓冲部58在指定部48指定以对应时序信号的时序取得数据信号DQ时，将从第2取得部52被顺次输出的数据信号DQ的数据值，以被时序发生部22发生的时序信号的时序顺次在各条目缓冲。并且，缓冲部58，以读出控制部40给与的 读出控制信号的时序，按输入顺序从各条目输出在各条目已经缓冲的数据信号DQ的数据值。并且，缓冲部58，对读出控制部40供给所输出的数据信号DQ的数据值。这样的时钟生成部36及数据取得部38，以时钟信号DQS对应的时序或该测试装置10内部中发生的时序信号的时序的中一个，取得从被测试器件200输出的数据信号DQ，存储在缓冲部58中。并且，时钟生成部36及数据取得部38，以与时钟信号DQS对应的时序取得从被测试器件200输出的数据信号DQ时，能替换为按照该测试装置10的内部时钟发生的时序信号的时序而输出取得的数据信号DQ的各数据值图6，表示在进行作为存储器器件的被测试器件200的功能测试时的时序图。被测试器件200，是经由双向总线DDR接口与其他的器件之间收发数据的存储器器件。测试作为存储器器件的被测试器件200时，测试装置10做以下动作首先，在步骤S21中，测试装置10，对成为在被测试器件200中的测试对象的地址区域写入预定的数据。接着，在步骤S22中，测试装置10，读出被写入成为被测试器件200中的测试对象的地址区域的数据。并且，与步骤S22并行，在步骤S23中，测试装置10将读出的数据与期望值比较，判断成为被测试器件200中的测试对象的地址区域是否正常动作。测试装置10，通过对被测试器件200中的全部地址区域实行这样的处理，来判断被测试器件200的好坏。图7，给出了在读出处理的过程中，从测试装置10发送到被测试器件200的命令及读使能信号、从被测试器件200发送到测试装置10的时钟信号及数据信号、屏蔽信号及取样时钟的时序，以及从缓冲部54向判断部42转送的数据的时序的一个例子。当经由DDR接口从作为存储器器件的被测试器件200读出数据时，测试装置10做如下所示的动作首先，测试装置10的测试信号供给部44，通过DDR接口对被测试器件200输出表示对被测试器件200指示数据信号的输出的命令(比如读命令)的数据信号及时钟信号(时刻t31)。接着，测试信号供给部44对被测试器件200供给准许数据输出的读使能信号(时刻 t32)。接着，被给予读命令的被测试器件200，通过DDR接口在读命令被给予起经过一定时间后，输出包含了被读命令表示的地址中存储的数据值的数据信号DQ (时刻t35)。与此同时，被测试器件200通过DDR接口输出表示数据信号DQ的取样时序的时钟信号DQS (时刻t35)。并且，被测试器件200，一输出一定的数据量数据信号DQ，马上结束数据信号DQ及时钟信号DQS的输出(时刻t37)。再者，被测试器件200，在数据信号DQ的输出期间(时刻t35 t37间)以外的期间中，不驱动数据信号DQ的输入输出端子，为高阻抗(HiZ)。同时，被测试器件200，在数据信号DQ的输出期间(时刻t35 t37间)之前的一定期间(时刻t33 时刻t35)中，时钟信号DQS固定在预定的信号电平比如低逻辑电平上。同时，被测试器件200，在将时钟信号DQS固定在被预定的信号电平的期间之前(时刻t33之前)，及数据信号DQ的输出期间以后(时刻t37之后)，不驱动时钟信号DQS的输入输出端子，为高阻抗(HiZ)。并且，测试装置10的数据取得部38，在被测试器件200输出数据信号期间(时刻t35 t37间)，按照被测试器件200输出的时钟信号DQS的时序，顺次采集数据信号DQ的各数据值。数据取得部38，把已采集的数据在各条目依次缓冲。如上所述的测试装置10，在读出处理中，能够从作为存储器器件的被测试器件200经由DDR接口读出数据信号DQ，按照时钟信号DQS的时序采集数据信号DQ的数据值。图8，表示图案存储器23存储的测试命令、控制信号、测试图案及期望值图案的一个例子。在图案存储器23中存储由图案发生部24实行的测试命令的命令列。在命令列中，t匕如，包含NOP命令及分支命令(IDXI命令)等的测试命令。 同时，图案存储器23，分别与命令列中包含的多个测试命令对应，存储图案(测试图案及期望值图案)。同时，图案存储器23与命令列中包含的多个测试命令分别对应，存储控制信号(比如，读出标志及比较标志)。 图案发生部24，比如是序列器，在每个测试周期实行I个测试命令。并且，图案发生部24，在每个测试周期，输出与所实行的测试命令对应的图案(测试图案及期望值图案)，及与所实行的测试命令对应的控制信号(读出标志及比较标志)。由此，图案发生部24在预定的时序中，能输出读出标志及比较标志。图9，表示在以时钟信号DQS的时序采集了数据信号DQ的数据值时，读出标志及比较标志的发生时序的例子。以时钟信号DQS的时序采集了数据信号DQ的数据值时，从被测试器件200发生的数据数部分的数据被写入缓冲部58。因此，读出控制部40，从缓冲部58读出了比被测试器件200发生的数据数部分多的数据时，缓冲部58成为下溢，从缓冲部58只读出比被测试器件200发生的数据数部分少的数据时，缓冲部58变成溢出。因此，以在时钟信号DQS的时序采集了数据信号DQ的数据值时，图案发生部24，发生与从被测试器件200输出的数据数同量的读出标志及比较标志，据此，读出控制部40，不使被写入到缓冲部58的多个数据的全部溢出或下溢。图10，表示以在测试装置10内部发生的时序信号的时序采集数据信号DQ的数据值时中的读出标志及比较标志的发生时序的例子。以时序信号的时序采集数据信号DQ的数据值时，在每个测试周期，数据被写入缓冲部58。因此，读出控制部40，在每个测试周期不读出数据的话，缓冲部58成为下溢。因此，以在时序信号的时序采集数据信号DQ的数据值时，图案发生部24发生和时序信号的发生数同量的读出标志。由此，读出控制部40，能将被写入到缓冲部58中的多个数据的全部不使之溢出或下溢地读出。可是，被写入缓冲部58中的数据数里面，只有在时钟信号DQS的时序中采集的数据是有效的数据，其他的数据是无效的数据。由于该缘故，判断部42，必须只比较有效的数据和期望值。因此，图案发生部24在以时序信号的时序采集数据信号DQ的数据值中，在从被测试器件200输出的有效数据的发生时序发生比较标志。由此，判断部42，能够比较从被测试器件200输出的有效数据和期望值。如上所述，测试装置10，能够通过各个单独的测试命令控制自缓冲部58的数据的读出时序，以及所读出的数据和期望值的比较时序。这样，测试装置10，根据以从被测试器件200输出的时钟信号DQS的时序采集数据的情况和以该测试装置10内部中发生的时序信号的时序采集数据的情况，能够从缓冲部58读出恰当的数据数的数据。图11，表示本实施方式的变形例涉及的测试装置10的构成。本变形例涉及的测试装置10，因为和图3表示的本实施方式涉及的测试装置10大体上采用同一构成及功能，所以，对与图3表示的本实施方式涉及的测试装置10具有的部件大体上同样的构成及功能的部件附加同样的符号，并省略相同点的说明。本变形例涉及的测试装置10还具有下溢检测部90。下溢检测部90，在多个数据取得部38各自具有的缓冲部58中检测是否出现了下溢。即，下溢检测部90，检测读出控制部40导致的缓冲部58的数据信号的读出位置超过被写入缓冲部58的数据信号的写位置而读出的情况。比如，在被测试器件200不正常动作的情况下，有时存在不能输出被测试器件200期待的数据数部分的数据的情况。这时，虽然没有在缓冲部58写入预期的数据数部分的数据，而读出预期的数据数部分的数据，所以缓冲部58变为下溢，不能正常测试。通过设置下 溢检测部90，测试装置10，因为能检测出缓冲部58这样变成下溢的情况，所以以缓冲部58下溢为条件，能够使测试中止等。这样，因为测试装置10，能够中途中止不正常动作的被测试器件200的测试，而高效率地进行测试。图12，表示变形例涉及的测试装置10中的数据信号DQ、时钟信号DQS、读出标志、比较标志及地址比较时序的一个例子。被测试器件200，根据读命令被给予，连续输出读命令表示的数据数部分的数据。因此，在从被测试器件200输出的时钟信号DQS的时序中，采集了从被测试器件200输出的数据信号DQ时，缓冲部58，接收从被测试器件200连续被输出的多个数据信号做突发写入。另外，读出控制部40将经过了缓冲部58突发写入的连续的多个数据信号在连续的多个测试周期做突发读取。同时，判断部42，在连续的多个测试周期，连续比较经过读出控制部40读出的多个数据信号。在这种情况下，下溢检测部90，根据读出控制部40在每次数据信号的突发读取结束时，比较在缓冲部58的最后写位置和最后读出位置来检测下溢。更具体地，下溢检测部90，在每次突发读取结束时，如果最后读出位置比最后写位置还早就位的时候(最后读出位置赶过最后写位置)，判断为缓冲部58正在下溢。由此，下溢检测部90，在测试中，能定期地确认下溢。这样，下溢检测部90，在测试中，在把从被测试器件200输出的数据信号没能正常写入缓冲部58的情况中，可以中途中断测试。以上用实施的方式说明了本发明，但本发明的技术范围不受上述实施方式所记载的范围所限定。本领域的技术人员明白，可对上述实施方式施加各种变更或改良。根据权利要求的记载可知，被施加这种变更或改良的方式也包含于本发明的技术范围内。应该注意的是，在权利要求、说明书和在附图中表示的装置、系统、程序，和在方法中的动作、次序、步骤和阶段等的各处理的执行顺序，只要没有特别注明“比…先”、“在…之前”等，或者只要不是后边的处理必须使用前面的处理的输出，就可以以任意顺序实施。有关权利要求、说明书和附图中的动作流程，为了说明上的方便，使用了“首先”、“其次”等字样，但即使这样也不意味着以这个程序实施是必须的条件。附图标记说明
10测试装置12数据端子14时钟端子22时序发生部23图案存储器24图案发生部32数据用比较仪34时钟用比较仪
36时钟生成部38数据取得部40读出控制部42判断部44测试信号供给部48指定部51第I取得部52第2取得部54数据选择器56时钟选择器58缓冲部62延迟器64选通发生部66合成部72奇数侧触发器74偶数侧触发器76多路复用器82触发器90下溢检测部200被测试器件
权利要求
1.一种测试装置，用于测试输出数据信号和表示取样所述数据信号时序的时钟信号的被测试器件，其具备 缓冲部，缓冲所述数据信号； 图案发生部，在该测试装置的每个测试周期，发生控制信号及所述数据信号的期望值； 读出控制部，在每个所述测试周期，以所述控制信号指示从所述缓冲部读出数据为条件，自所述缓冲部读出所述数据信号； 判断部，比较被所述读出控制部读出的所述数据信号和被所述图案发生部发生的所述·期望值。
2.根据权利要求I所述的测试装置， 所述图案发生部，作为所述控制信号，在每个所述测试周期发生表示是否从所述缓冲部读出所述数据信号的读出标志，以及表示是否让所述判断部比较所述数据信号和所述期望值的比较标志； 所述读出控制部，在每个所述测试周期，以所述读出标志指示所述数据信号的读出为条件，从所述缓冲部读出所述数据信号； 所述判断部，在每个所述测试周期，以所述比较标志指示所述数据信号和所述期望值的比较为条件，比较被所述读出控制部读出的所述数据信号和所述期望值。
3.根据权利要求2所述的测试装置， 该测试装置，还包括与被所述图案发生部在每个测试周期执行的测试命令的各自对应，存储所述读出标志及所述比较标志的图案存储器； 所述图案发生部，执行在每个所述测试周期被所述图案存储器存储的所述测试命令发生期望值，并且，发生与所执行的所述测试命令对应的所述读出标志及所述比较标志。
4.根据权利要求I所述的测试装置， 所述读出控制部，按照被所述缓冲部写入的顺序从所述缓冲部读出所述数据信号；该测试装置，还具有下溢检测部，检测所述读出控制部导致的来自所述缓冲部的所述数据信号的读出位置超过被所述缓冲部写入的所述数据信号的写位置读出的情況。
5.根据权利要求4所述的测试装置， 所述缓冲部，接收从所述被测试器件接连被输出的多个数据信号后进行突发写入；所述读出控制部，将所述缓冲部进行了所述突发写入的连续的多个数据信号，在连续的多个测试周期突发读�。� 所述下溢检测部，在毎次由所述读出控制部的所述数据信号的突发读取结束时，比较在所述缓冲部中的最后写位置和最后读出位置以检测下溢。
6.根据权利要求I所述的测试装置， 该测试装置，还具有指定部，指定是以与所述时钟信号对应的时序，取得所述数据信号，还是以与所述测试周期对应的时序信号的时序取得所述数据信号； 所述缓冲部，在被所述指定部指定了以所述时钟信号的时序取得所述数据信号的情况下，以与所述时钟信号对应的时序取得所述数据信号；在被所述指定部指定了以所述时序信号的时序取得所述数据信号的情况下，以与所述时序信号对应的时序取得所述数据信号;所述读出控制部，在每个所述测试周期，从所述缓冲部读出所述数据信号。
7.根据权利要求I所述的测试装置， 该测试装置，经由双向总线与所述被测试器件收发数据信号及时钟信号。
8.根据权利要求I所述的测试装置， 所述被测试器件，是通过双向总线收发数据信号及时钟信号的存储器器件。
9.一种测试方法， 是测试输出数据信号和表示取样所述数据信号的时序的时钟信号的被测试器件的测试装置中的测试方法， 所述测试装置，具有 缓冲部，缓冲在所述时钟信号的时序中被取得的所述数据信号； 图案发生部，在该测试装置的每个测试周期，发生控制信号及所述数据信号的期望值； 在每个所述测试周期，以所述控制信号指示从所述缓冲部读出数据为条件，从所述缓冲部读出所述数据信号； 比较被读出的所述数据信号和被所述图案发生部发生的所述期望值。
全文摘要
本发明提供一种以正确的时序比较取样的数据值的测试装置，用于测试输出数据信号和表示取样所述数据信号的时序的时钟信号的被测试器件，其具备缓冲部，缓冲所述数据信号；图案发生部，在该测试装置的每个测试周期，发生控制信号及数据信号的期望值；读出控制部，在每个测试周期，以控制信号指示从缓冲部读出数据为条件，自缓冲部读出所述数据信号；判断部，比较被所述读出控制部读出的所述数据信号和被所述图案发生部发生的期望值。
文档编号G01R31/00GK102854411SQ20121021586
公开日2013年1月2日 申请日期2012年6月27日 优先权日2011年6月27日
发明者大岛广美 申请人:爱德万测试株式会社
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
