专利名称：集成电路插座发运操纵封盖中的测试结构及测试方法
技术领域：
本发明涉及嵌入在集成电路插座的发运(shipping)及操纵封盖中的测试结构及利用其来测试集成电路插座和电路组件的方法。
背景技术：
在制造过程中，需要测试电路组件(例如印刷电路板和多芯片�？�)的互连缺陷，例如断开的焊点、断掉的连接器、以及弯曲或未对齐的引线(例如引脚、焊球或弹性触头)。测试这些缺陷的一种方法是通过电容性引线框架测试。图1和图2图示了电容性引线框架测试的一种示例设置。图1图示了包括集成电路(IC)封装102和印刷电路板104的电路组件100。封闭在IC封装中的是IC 106。IC通过多根接合导线(bond wire)112、114被接合到引线框架的引线108、110。引线又被焊接到印刷电路板上的导电迹线。但是，注意引线108中之一并不焊接到印刷电路板，从而产生“断开”缺陷。
位于IC封装102之上的是电容性引线框架测试组件116。所示出的示例性测试组件116包括感应板118、接地面120和缓冲器122。该测试组件被耦合到交流(AC)检测器124。第一接地测试探针TP_1被耦合到IC封装的引线110。第二测试探针TP_2被耦合到IC封装的引线108。第二测试探针还被耦合到AC源126。
图2示出了与图1所示装置等同的电路。在该等同电路中，CSense是感应板118和被感应的引线108之间所得的电容，CJoint是引线108和假定要焊接引线的导电迹线(在印刷电路板上)之间所得的电容。开关S代表所测试的引线的质量。如果所测试的引线是好的，则开关S接通，并且AC检测器所得的电容是CSense。如果所测试的引线是坏的，则开关S断开，并且AC检测器所得的电容是CSense*CJoint/(CSense+CJoint)。如果CSense被选择为远大于任何可能的CJoint，那么坏的引线将导致AC检测器得到接近CJoint的电容。因此，AC检测器必需有足够的精度来分辨CSense和CJoint。
在Crook等人的题为“Identification of Pin-Open Faults by CapacitiveCoupling Through the Integrated Circuit Package”的美国专利No.5,557,209中，以及Kerschner的题为“Capacitive Electrode System for Detecting OpenSolder Joints in Printed Circuit Assemblies”的美国专利No.5,498,964中，可以找到对电容性引线框架测试的更多更详细的解释。
多年来，各种因素干扰着电容性引线框架测试的成功。一个因素是在IC引线框架和测试者的感应板之间缺少电容性耦合。这个问题很大程度上根源于对IC封装及其引线框架正在进行的微型化，以及在引线框架和感应器板之间接地保护和散热片的置入(其中一些在IC封装之内)。“区域连接(area connection)”封装也加剧了引线框架的微型化。在区域连接封装中，封装的引线框架被布置成封装表面上的阵列，而非沿着封装的边成行布置。封装区域连接的示例包括球栅阵列(BGA，在封装表面上包括多个焊球的引线框架)和矩栅阵列(LGA，在封装表面上包括多个被印制或丝印的触点焊盘的引线框架)。区域连接封装的优点可能在于它们通常使用于将封装的IC耦合到其引线框架的信号迹线的长度最小。但是，其也可能干扰电容性引线框架测试，因为其有时难以将电容性引线框架测试器的感应板定位得足够靠近其引线框架。
在Parker等人的题为“Integrated or Intrapackage Capability for TestingElectrical Continuity Between an Integrated Circuit and Other Circuitry”的美国专利No.6,087,842中公开了解决IC微型化的某些问题的一种方法。该专利教导了将电容性感应器布置在IC封装内部。如果小心地选择了这种感应器的布置，那么就可以增加感应器和封装的引线框架之间的电容性耦合，这部分是因为将电容性感应器布置在内部可以避开IC封装的屏蔽和散热结构。
另一个阻碍电容性引线框架测试成功的因素是IC封装上非信号引线对总引线的比例。随着IC变得越来越复杂并在越来越高的频率下工作，非信号引线对总引线的比例也增加了。通常，非信号引线提供电源和接地连接，并且被冗余并联连接(在印刷电路板上、在IC封装内或在IC自身内)。电容性引线框架测试不是设计来检测这种引线上的断开的。因此，很大一部分IC引线可能会具有无法被测试的断开。
还有一个阻碍电容性引线框架测试成功的因素是插座安装式IC封装。这些封装不直接安装到板上，而是安装在插座中，这些插座允许在制造了板之后再增加或替换封装。这对测试增加了一层复杂度，因为板和封装之间的正确连接要求板和插座之间的正确连接。如果封装被置于插座中，那么可以通过在线测试(In-Circuit test)、边界扫描测试(Boundary-Scan test)、电容性引线框架测试等等可以一次测试两组连接(即板和封装之间以及板和插座之间)。但是，所有这些技术都依赖于插入设备对断开的覆盖率的内在可测试性；并且即使插入设备适于应用这些技术，也只有信号引线被充分测试，而冗余的电源和接地连接将仅仅被“粗略地”测试。如果插入设备可测试性不好，那么插入设备和插座都无法被充分测试。而且，插座容易被损坏，所以在制造、发运、操纵、安装到印刷电路板、测试期间，或者在将IC插入到插座中的期间必须使损坏插座的机会最小。
因此，需要这样一种测试集成电路插座的方法和装置，其使损坏插座的危险最小、降低了测试和操纵成本、并增大了测试和操纵的吞吐量。
发明内容
本发明给出了一种能够测试通过电路组件的电通路的连续性的设备。该设备可以包括用于电路组件的插座的方便测试的发运及操纵封盖。该方便测试的发运及操纵封盖可以具有在测试期间电容性耦合到插座中的引脚阵列的导电层。
本发明给出了一种用于测试通过电路组件的电通路的连续性的方法。该方法可以包括激励电路组件的一个或多个节点，与匹配到电路组件插座的方便测试的发运及操纵封盖的导电层电容性耦合，并由耦合到该发运及操纵封盖的测试器来测量电路组件的电特性，以确定通过电路组件的电通路的连续件。
结合附图参考以下详细描述，对本发明更完整的认识及其许多伴随的优点将更清楚并变得更好理解，所述附图中类似的标号指示相同或类似的元件，其中图1图示了电容性引线框架测试的示例性设置；图2图示了电容性引线框架测试的示例性电路；图3图示了其中容纳有集成电路的示例性集成电路插座的侧剖视图；图4图示了示例性集成电路插座的俯视图；图5图示了安装在电路组件上的未锁定的空集成电路插座的侧剖视图；图6图示了容纳有发运及操纵封盖的示例性集成电路插座的侧剖视图；图7图示了容纳有发运及操纵封盖的示例性集成电路插座的俯视图；图8图示了用于测试通过带插座的电路组件的电通路的连续性的设备的示例性实施例；图9图示了用于测试通过带插座的电路组件的电通路的连续性的设备的示例性实施例，其中电容性引线框架测试组件被耦合到该设备；图10图示了在一部分测试期间与图9的装置等价的电路；图11图示了带有用于电容性测试的导电层的发运及操纵封盖的示例性实施例的侧剖视图；图12图示了带有用于电容性测试的导电层的发运及操纵封盖的仰视图；图13图示了可测试发运及操纵封盖的示例性实施例，该发运及操纵封盖能够测试通过与插座匹配的电路组件的插座连接器的电通路的连续性，其中电容性引线框架测试组件被耦合到该可测试发运及操纵封盖；图14图示了在一部分测试期间与图13的装置等价的电路；以及图15图示了用于测试通过电路组件的插座连接器的电通路的连续性的示例性方法的流程图。
具体实施例方式
某些复杂的集成电路并不直接安装在板上，而是置于插座中，这些插座允许在板被制造之后再增加或替换这些集成电路。在图3和4中图示了经由插座连接器安装到板上的示例性IC，图中IC 10通过盖子或夹板14以及夹具或锁定器16被固定在插座基座12中。如图3所示，IC 10被夹板14夹住或锁定在插座12内的适当位置中，该夹板14将IC 10压在触针弹性接头28的领域上，这些触针弹性接头28一个对一个地映射到插座12的底部上的焊球(或引脚)24。IC 10可以经由成百或上千个精巧的弹性针接头28来与板(未示出)进行电接触。IC 10可以具有与各个弹性针接头28物理接触以及电接触的焊盘、引脚、焊球或焊柱22的阵列，这些弹性针接头28映射到焊盘、引脚、焊球或焊柱24的阵列，所述焊盘、引脚、焊球或焊柱24被安装到板(未示出)上的迹线、焊盘或其他触点上。
如图4的俯视图所示，插座盖或夹板14可以具有窗口或通道孔(access hole)18，以允许在其固定在插座基座12内之后将可拆的散热器20安装到IC 10。散热器20可以通过夹板14中的通道孔18连接到IC10。如果装好的IC 10后来必需被拆下，则首先拆下散热器20以使得夹板14可以运动。夹板14可以在一侧装上铰链26以绕其转动，并在一侧或多侧用一个或多个夹子16夹住，或者可以在两侧或更多侧上将其夹住。
图5示出了具有夹板14、夹子16、弹性针接头28、间隔凸台30和焊球24的未锁定的IC插座12，其中焊球24用于将插座12安装到印刷电路板32上的电触点。包含成百或上千个精巧的弹性针接头28的插座12在发运、操纵以及板组装期间易受损坏或污染，所以需要保护如图5所示的空插座。这通常是通过这样来完成的，即如图6和7所示，在插座12离开插座制造商之前将便宜的(例如塑料的)发运及操纵封盖40插入到其中。发运及操纵封盖40被夹到脆弱的弹性针接头28之上的合适位置，但并不碰到弹性针接头28。发运及操纵封盖40上的间隔凸缘44与插座12的间隔凸台30配合，以确保发运及操纵封盖不碰到或损坏弹性针接头28。因此，在发运、操纵以及将插座12安装到电路板上的期间，弹性针接头28不受张力。
发运及操纵封盖40具有通过夹板14的孔18而突出来的拾取放置目标42。放置机器在安装期间使用该拾取放置目标42来将插座12定位到电路板32上。在插座12被安装到板32之后，重要的是确定插座12是否令人满意地被安装到板32上，具体地说，是否其所有连接(包括电源和接地)都安装到板32上。
在此通过引用而包括了Kenneth P.Parker等人于2003年10月9日递交的USPTO序号为10/683,693的题为“Methods and Apparatus for TestingContinuity of Electrical Paths Through Connectors of Circuit Assemblies”的美国专利申请(案号No.10030864-1)，其公开了如何确定在通过插座或其他连接器的多个电通路的一个或多个中是否存在缺陷。
图8中示出了前述专利申请中公开的一个示例性装置，图8图示了用于测试通过电路组件的插座的电通路的连续性的设备300的第一示例实施例。设备300包括封装302，封装302包含受测试插座形成其一部分的电路组件的不完整或无任务(no mission)电路系统。如果该设备包含无任务电路系统，那么可以基于插座的结构设计来制造设备300，而不必知道电路组件的功能设计。
封装302设有多个触点(标为触点A-L)，用于与受测试插座的触点匹配。这些触点可以类似于图3-7中的插座12的插座引脚28。如图8所示，封装上的触点可以包括球栅阵列(BGA)的焊球。触点还可以采用矩栅阵列(LGA)的形式、引脚形式、或其他形式的触点(例如PBGA、TBGA、CBGA、CCGA、CLGA、HiTCE、或有机/层状触点)。
与封装302集成的测试感应器端口可以采用多种形式中的一种或多种。例如，如图8所示，测试感应器端口可以包括电容器板304和阻性触点306中的一个或全部。如果测试感应器端口包括电容器板，则该板可以采用外部电容器板的形式，或者如所示的电容器板304，其封闭在封装302之内，使得可以通过将封装302用作电介质来耦合电容器板304。
与封装302集成(并可能封闭在其内)的有多个无源电路元件(标为电容器C1-C12)，其并联耦合在封装302上的多个触点A-L之一和测试感应器端口304、306之间。在图8中，无源电路元件被示为电容器，其中每个都耦合在不同的一个封装触点和共同内部电路节点308之间。但是，这些无源电路元件可以采用其他的形式，例如电阻器R1-R12。
在图8所示的设备实施例中，并联电容器C1-C12的值基本匹配。也就是说，电容器之间的相对偏差(或误差ε)被保持到较小的值，例如0.5％。只要误差ε较小并且电容器所接近的值与受测试插座的触点之间的电容的正常值相比较�。敲淳筒恍枰艿乜刂频缛萜魉咏氖导手�。于是，例如，如果受测试插座的触点之间的电容的正常值在1皮法(pF)左右，则并联电容器所接近的值可以是15毫微微法(fF)±0.25％或者14.5fF±0.25％。但是，建�？悸强赡芤蠼⒘缛萜鞯闹当３衷谀持制谕抵�(例如，15fF±5％)。可以将并联电容器的值保持得与连接器电容的正常值相比较�。允沟媒璞�300插入受测试插座将不在插座触点之间显著增加额外的电容，这对于电路组件的某些测试可能是一个重要的因素。
当将设备300与具有多个电耦合触点A-L的插座(例如，具有冗余接地触点的插座)配对时，电耦合触点的激励将导致在测试感应器端口处得到N*C的电容(其中N是连接器的冗余触点的数量，C是设备的各个并联电容器的值)。如果在通过冗余触点的通路中之一有断开，那么在测试感应器端口处得到的电容将是(N-1)*C，电容由于另外的断开而进一步减小。
但是，一个未解决的问题是“如果存在缺陷，那么与冗余触点相关的缺陷在哪里呢？”。虽然前述专利申请’693公开了如何使用交叉的多组电容器来诊断缺陷的位置，但是一种用于诊断缺陷位置的改进装置将是所期望的。
在此通过引用而包括了Kenneth P.Parker等人于2003年11月6日递交的USPTO序号为10/703,944的题为“Methods and Apparatus forDiagnosing Defect Location In Electrical Paths of Connectors of CircuitAssemblies”的美国专利申请(代理案号No.10031191-1)，其公开了如何通过使用耦合电容耦合一对或多对连接器触点来诊断缺陷位置。
’944专利申请中的方法在图10和11的示例性实施例中示出。’944申请的方法和设备500类似于’693申请的方法和设备300，具有封装502、阻性触点508、测试感应器端口504、以及在封装502上的多个触点A-L和测试感应器端口504之间并联耦合的多个电容器C1-C12。’944申请包括也与封装502集成(并且可能封闭在其内)的第二多个无源电路元件(电容器C13-C18)。第二多个无源电路元件中的这些元件被耦合在封装上的多个触点之间。例如，电容器C13耦合在触点A和B之间。虽然第二多个无源电路元件在图9中被示为电容器，但是它们可以采用其他形式，例如电阻器。
为了防止设备500的无源电路元件从受测试的电路组件得到寄生电容，接地防护506可以围绕这些元件。接地防护506可以在其中具有孔，通过这些孔可以路由元件触点和其他信号线。接地防护506可以被配置得不同，但是在一个实施例中包括由许多导电通孔(via)耦合的上和下接地面。
作为示例，设备500的测试感应器端口可以包括用于耦合到接地防护506的阻性触点508。这样，电容性引线框架测试组件510可以在触点504处读取设备500的电容(或其他电特性)的同时，将接地防护506耦合到信号地。
现在假定使用如上所述配置的设备500来测试电路组件200。为了准备测试，设备500与电路组件200的插座202配对，如图9所示。然后将电容性引线框架测试组件510耦合到设备500的测试感应器端口504。如所示的，电容性引线框架组件510可以包括缓冲器512。
电路组件200中那些耦合到受测试插座202的触点A-L的节点被耦合到多个测试探针(例如探针TP_1、TP_2、TP_3、TP_4、TP_5、TP_6、TP_7和TP_8)。对于被接合到一起的插座202的触点(例如被耦合到“地”的触点B、D、F和H，以及被耦合到电源的触点J和L)，只需要将单个测试探针耦合到接合的节点。作为示例，图9中所示的测试探针可以被包括在“钉床(bed of nails)”测试装置中。
在使电路组件200准备好测试之后，激励电路组件200的一个或多个节点(例如，通过AC信号源600)，同时优选地将电路组件的其他节点接地(以减小噪声和无关信号拾取)。示例性测试序列随后可以以激励节点602而开始，同时电路组件200的所有其他节点(例如节点604-608)接地。
在测试的此时，假定电容器C1、C2和C13的值为C1＝C，C2＝C，C13＝10C，图9中所示的装置可以简化为图10所示的等价电路。
如果插座202情况良好并被正确地耦合到节点602，那么节点602应该被短接到设备500的触点A，并且节点604应该被短接到设备500的触点B。如果触点B处的电势为零，那么在端口504处得到的电容应该等于C±ε。作为示例，在端口504处得到的电容可以通过用仪表700测量流过端口504的电流而获得。
现在假定插座202有缺陷或者未正确耦合到节点602，从而在节点602和触点A之间存在断开。这个断开将导致一个小的电容与电容器C1串联，从而减小在端口504处得到的电容。例如，如果C的值为15fF，并且断开所贡献的电容是1fF，那么在端口504处得到的电容将约为0.94fF。这种在节点504处得到的电容的变化(从15fF到0.94fF)如果可通过电容性引线框架感应器510的灵敏度检测到(并且如果大于ε)，那么就可被用来确定在触点A的电通路中存在断开。
现在假定插座202有缺陷或者未正确耦合到节点604，从而在节点604和触点B之间存在断开。在触点B未接地的情况下，耦合电容C13现在与电容C2串联。如果C13大大地大于C2(例如大一个量级，如图10所示)，那么在端口504处得到的电容将约为C1+C2(或者图10中的2*C)。
最后，假定插座202有缺陷或者未正确耦合到节点602和604两者，从而在触点A和B两者的电通路中存在断开。在这种情况下，在端口504处得到的电容应该接近于零。于是，如果在触点A的电通路中有断开，那么就难以估计在触点B的电通路中是否也有断开。但是，单独激励节点602确实使得设备500能够提供一种装置，用于诊断在触点A“还是”触点B的电通路中存在断开。
对电路组件200的测试可以继续激励节点604，同时所有其他节点接地。注意到节点604是用于电耦合设备500的触点B、D、F和H的接地面。如果插座202情况良好，并且正确耦合到节点604，那么节点604应该被短接到设备的触点B、D、F和H，并且在端口504处得到的电容应该等于4C±4ε(假定电容器C1-C12的值都等于C)。
现在假定插座202有缺陷或者未正确耦合到节点604，从而在节点604和触点B、D、F和H中的一个之间存在一个或多个断开。对于每个断开，在端口504处得到的电容将减小。例如，如果在节点604和触点B之间有断开，那么在端口504处得到的电容将减少大约电容器C2的值。
类似于在激励节点602的同时可以评价触点B的电通路的连续性的方法，在激励节点604的同时可以在一定程度上评价触点A、C、E和G的电通路的连续性。
对电路组件200的测试可以继续顺序激励连接到探针TP_3-TP_8的节点。
虽然前面指出触点A的电通路中的缺陷将导致关于触点B的电通路是否有缺陷的诊断不明确，但从对多个节点顺序激励所得到的诊断结果可以被各自比较，这有可能去除诊断的不明确。此外，对多个诊断结果的评价可以使得能够确定超级节点(例如电源或接地面)中的缺陷是在设备500的某个触点附近，还是更可能在某个测试探针的附近，即使得在设备500的多个触点处注意到缺陷。
虽然申请’693和’944的设备和方法提供了用于测试插座及其与电路组件的连接性的示例方法，但是这些解决方案增大了损坏精巧的插座，尤其是损坏插座引脚28的机会。如前参考图3-7所注意到的，通常操纵封盖40在制造后被插入插座12中，并意在从制造插座12、202起到集成电路10最终插入插座12、200为止，在放置在电路组件32、200之上期间、经过焊接或其他安装方法、经过处理、组装并安装电路组件上的其他元件、以及发运和操纵期间，保护插座引脚28不被损坏和污染。
以上申请’693和’944的测试技术要求使电容性感应板设备300、500与插座12、202的插座引脚28阻性接触或非�？拷�(用于电容性耦合)。如果插座12、202与一般的发运及操纵封盖40配对，那就无法满足对于阻性接触或非常靠近的要求。因此，迄今为止，这些技术都要求拆下发运及操纵封盖40；随后将电容性感应板设备300、500插入插座12、202中(并可能与引脚28物理接触)；随后运行插座测试；从插座12、202中拆下电容性感应板设备300、500；以及将发运及操纵封盖40替换到插座12、202中以进一步操纵，直到例如最终将所要的集成电路10置于插座12、202中。
对于拆下发运及操纵封盖40，在测试感应器设备300、500与插座引脚28物理接触(阻性耦合)或非�？拷�(电容性耦合)的情况下进行测试，以及随后替换发运及操纵封盖40，这些动作都有损坏插座或插座引脚28的危险，还增加了操纵时间，这就降低了测试吞吐量并提高了成本。如果可以在不拆下发运及操纵封盖、不插入另外的测试设备300、500并且不在物理上碰到插座引脚28的情况下测试插座，那么可以实现对于插座损坏的危险、部件成本、人工以及测试和操纵时间的减少。
图11和12中示出了可测试发运及操纵封盖140，其可以是简单便宜的注模塑料块、或其他便宜并制造简单的介电材料。突起的拾取放置目标142可以被挖空(148)，如图12的仰视图所示，其中为强度而留下一定数量的加强桁架146。
可测试发运及操纵封盖140可以被修改来支持如上申请’693和’944中所述和教导的电容性测试技术。发运及操纵封盖140的底侧可以涂有厚度大体均匀的导电涂层152。可以通过将导电涂料溅射、刷抹或阳极电镀到发运及操纵封盖140的底侧上，来将导电涂层涂覆到封盖140上。可以基于所测试的具体插座的几何尺寸来选择导电层152的厚度。例如，插座引脚的顶部和发运及操纵封盖的底侧之间的间隔、所测试的具体插座的引脚之间的引脚间电容以及所期望的感应电容。
以欧姆/平方为单位的电导率只需要足以形成小的电容器(例如15-30fF)，其本身就具有可观的阻抗。由于涂层152而插入几千欧姆的串联阻抗对所做的测量具有可忽略的影响。间隔凸缘144确定插座引脚感应电容器的板间距，其中插座引脚50的端部是底板，而在发运及操纵封盖140的底侧上的涂层152是共同的顶板。
如果从零开始制造可测试发运及操纵封盖，而不是将导电层涂覆到现有的封盖上，那么可以设计间隔凸缘，使得涂层152在插座引脚50的顶部之上间隔约20-50mil以产生在15-30fF范围内的感应电容器。拾取放置目标142的顶部的尺寸被设成使得在通过自动化设备或操纵器来制造、测试、发运及操纵期间容易操纵插座12。在拾取放置目标142之下的挖空区域148可以被减少或修改尺寸和形状或者在153处消除，以确保导电涂层152和插座引脚50顶部之间非�？拷佣沟闷浼湮缛菪择詈�。
图13图示了电路组件32上的插座12、202中的可测试发运及操纵封盖140，其具有耦合到发运及操纵拾取放置目标142的电容性感应板和信号缓冲器710。在测试期间位于封盖之上的电容性感应板之间的耦合不是一个重要的参数，只要其相对于各个感应电容器的典型值更大就可以。其可以是在10-100pF的范围内，使其大约为一般的感应电容器的值的1,000-10,000倍，这意味着其实际上使感应电容器的测量降低了可忽略的量并且对封盖厚度和介电常数的变化不敏感。可测试发运及操纵封盖140可以通过简单地将导电层加到一般的发运及操纵封盖40的底侧来形成。
为了准备测试，电容性引线框架测试组件710被电容性(这可以还包括或替代地包括阻性连接)耦合到可测试封盖140。电容性引线框架组件710可以包括缓冲器。电路组件300中那些耦合到受测试插座12的触点A-J的节点被耦合到多个测试探针(例如探针TP_1、TP_2等)。作为示例，图13中所示的测试探针可以被包括在“钉床”测试装置中，例如Agilent Technologies公司的3070测试器。
在使电路组件300准备好测试之后，激励电路组件的一个或多个节点(例如通过AC信号源708)，同时优选地将电路组件的其他节点接地(以减小噪声和无关信号拾取)。示例性测试序列随后可以以激励节点714而开始，同时电路组件300的所有其他节点接地。
在本实施例中，感应电容器(Ca、Cb等)是在插座引脚28的各个端部50与可测试发运及操纵封盖140的导电涂层152之间形成的电容器。本实施例中的这些感应电容器(Ca、Cb等)基本上等价于图9-11中测试设备300、500的C1-12。在封盖板152与插座引脚50的顶部之间的不同感应电容器(Ca、Cb等)的相对电容对于插座的整个引脚阵列28基本等同。本实施例中相邻插座引脚28之间的电容(Cab等)基本等价于图10-11中测试设备500的C13-18。相邻插座引脚28之间的电容Cab对于整个插座引脚阵列28基本匹配。
在测试的此时，假定电容器Ca和Cb(分别为插座引脚“a”和封盖140、以及插座引脚“b”和封盖140之间的电容)的值为Ca＝C以及Cb＝C。假定Cab(插座引脚“a”和插座引脚“b”之间的电容)的值为Cab＝10C。在上述假设下，图13中所示的装置可以简化为图14所示的等价电路。
图14图示了在一部分测试期间图13的装置的等价电路。如果插座12情况良好并正确地耦合到节点714，那么节点714应该被短接到插座12的触点A，并且节点712应该被短接到插座12的触点B。如果触点B处的电势为零，那么在感应板710处得到的电容应该等于C±ε。作为示例，在感应板710处得到的电容可以通过用仪表测量流过感应板710的电流而获得。
现在假定插座12有缺陷或者未正确耦合到节点714，从而在节点714和触点A之间存在断开。这个断开将导致一个小的电容与电容器Ca串联，从而减小在感应板710处得到的电容。例如，如果Ca或C的值为15fF，并且断开所贡献的电容是1fF，那么在感应板710处得到的电容将约为0.94fF。这种在感应板710处得到的电容的变化(从15fF到0.94fF)如果可通过电容性感应板710的灵敏度检测到(并且如果大于ε)，那么就可被用来确定在触点A的电通路中存在断开。
现在假定插座12有缺陷或者未正确耦合到节点712，从而在节点712和触点B之间存在断开。在触点B未接地的情况下，耦合电容Cab现在与电容Cb串联。如果Cab远大于Cb(例如大一个量级，如图14所示)，那么在感应板710处得到的电容将约为Ca+Cb(或者图14中的2*C)。
最后，假定插座202有缺陷或者未正确耦合到节点714和712两者，从而在触点A和B两者的电通路中存在断开。在这种情况下，在感应板710处得到的电容应该接近于零。于是，如果在触点A的电通路中有断开，那么就难以估计在触点B的电通路中是否也有断开。但是，单独激励节点714确实提供了一种装置，用于诊断在触点A还是触点B的电通路中存在断开。
对电路组件300和插座12的测试可以继续顺序激励连接到其他测试探针的其他节点。
图15图示了方法1000，用于使用上述测试设备或技术(以及其他)中任何一种来测试通过电路组件的电通路的连续性。方法1000开始于将感应板耦合(1002)到与插座配对的方便测试的发运及操纵封盖。虽然，这里为了举例说明而将这种耦合描述成电容性的，但是感应器板可以通过其他方法耦合，例如阻性接触。然后激励(1004)插座的一个或多个节点，并通过耦合到发运及操纵封盖的感应器板来测量(1006)电特性。随后将所测量的电特性与至少一个阈值进行比较，以评价通过电路组件的电通路的连续性(1008)。
虽然这里公开了具体实施例来说明和教导本发明，但是也可以想到其他实施例。例如，本测试技术规定在不必拆下插座的保护性发运及操纵封盖的情况下，测试电路组件的连续性、插座和电路组件的触点、以及插座的内部电连续性。插座本身在安装到电路组件之前的内部电连续性也可以通过激励插座的触点，而非激励电路组件的触点来进行测试。理想地可以用于测试大的插座、复杂的插座、有内部电路系统的插座、或在被安装到印刷电路组件之间易失效的插座。
这里的教导也可以用来对插座或带插座的电路组件进行除电连续性之外的其他测试，例如确定将特定的插座安装在包括多于一个插座的电路组件的特定插座位置处，或者确定插座是否安装在电路组件上的合适方向上。而且，可以使用本发明的教导同时测试电路组件上多于一个插座之间的电连续性。所有以上测试情形都在这些教导的范围之内，并被发明人预期到了。
虽然已经为说明的目的公开了本发明的优选实施例，但是本领域技术人员将认识到可以有各种修改、附加和替代，而不偏离本发明的范围和精神，这使得等价实施例也在权利要求的范围内。权利要求应当被理解为包括这些变化，除了由现有技术所限制的那些之外。
权利要求
1.一种用于测试通过电路组件的集成电路插座的电通路的连续性的设备，包括发运及操纵封盖，具有顶侧和底侧；和在所述发运及操纵封盖底侧上的导电层。
2.如权利要求1所述的设备，其中所述发运及操纵封盖被构造成与通过电路组件的所述集成电路插座的电通路电容性耦合。
3.如权利要求2所述的设备，其中所述发运及操纵封盖被构造成与测试器的电容性感应板电容性耦合。
4.一种用于测试通过电路组件的集成电路插座的电通路的连续性的装置，包括方便测试的发运及操纵封盖，被构造成匹配在所述插座内并电容性耦合到通过所述插座的电通路；电容性感应板，被构造成与所述方便测试的发运及操纵封盖电容性耦合；和测试器，被构造来激励耦合到通过所述电路组件的所述集成电路插座的所述电通路的所述电路组件上的节点，并测量由所述电容性感应板所感应到的所述集成电路插座的电特性。
5.如权利要求4所述的装置，其中所述测试器还被构造来将所测量的电特性与至少一个阈值进行比较，以评价通过电路组件的所述集成电路插座的电通路的连续性。
6.一种用于制造电路组件的插座的发运及操纵封盖的方法，其中所述插座具有引脚阵列，所述方法包括形成具有顶表面和底表面的封盖，所述顶表面和底表面是介电材料，其中所述封盖被构造成匹配在所述插座内，其中在匹配时所述封盖的所述底表面在不物理接触所述引脚阵列的情况下非常靠近所述引脚阵列；在所述封盖的所述底表面上形成导电材料层。
7.如权利要求6所述的方法，其中所述导电材料层被形成合适的厚度，以使得当封盖匹配在所述插座内时，所述导电层与所述插座内的所述引脚阵列中的一个或多个引脚电容性耦合。
8.一种用于在发运及操纵封盖位于集成电路插座内时测试通过所述插座的电通路的连续性的方法，包括将所述插座的触点电容性耦合到发运及操纵封盖的导电层；将电容性感应板耦合到所述发运及操纵封盖；激励所述插座的一个或多个节点；测量电特性；以及将所测量的电特性与至少一个阈值进行比较，以评价通过所述插座的电通路的连续性。
9.如权利要求8所述的方法，其中所测量的电特性是电容。
10.一种用于测试通过电路组件的电通路的连续性的方法，包括将方便测试的发运及操纵封盖匹配到所述电路组件的插座；激励所述电路组件的一个或多个节点；测量电特性；以及将所测量的电特性与至少一个阈值进行比较，以评价通过所述电路组件的电通路的连续性。
11.如权利要求10所述的方法，其中所测量的电特性是电容。
12.一种用于确定通过带插座的电路组件的电通路的连续性的方法，所述插座具有方便测试的发运及操纵封盖，所述方法包括激励所述电路组件的一个或多个节点；通过与所述发运及操纵封盖电容性耦合来测量所述电路组件的一个或多个电特性；以及使用所测量的电特性中的一个或多个来评价通过所述电路组件的电通路的连续性。
全文摘要
本发明给出了一种能够测试通过电路组件的电通路的设备。该设备可以包括用于电路组件的插座的方便测试的发运及操纵封盖。该方便测试的发运及操纵封盖可以具有用于在测试期间电容性耦合到插座中的引脚阵列的导电层。本发明给出了一种用于测试通过电路组件的电通路的连续性的方法。在该方法中，激励电路组件的一个或多个节点，将电路组件上插座的触点与和该插座匹配的发运及操纵封盖的导电层电容性耦合，并由耦合到该发运及操纵封盖的测试器来测量电特性，以确定通过该电路组件的电通路的连续性。
文档编号G01R31/312GK1690722SQ20041008666
公开日2005年11月2日 申请日期2004年12月10日 优先权日2004年4月28日
发明者肯尼思·P·帕克 申请人:安捷伦科技有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
