专利名称：电路装置的制作方法
技术领域：
本发明涉及一种电路装置，尤指一种具有内部测试功能的电路装置。
背景技术：
在量测芯片时，有时候常会需要针对芯片内部的某些功能进行分析，但因内部运算的功能并未定义在芯片的规格内，所以使用正常测量方法时并无法从芯片的脚位量测到所需要的内部功能。
发明内容
有鉴于此，本发明揭示一种具有内部测试功能的电路装置，当某个特定范围内的电压被施加到电路装置的输入端时，电路装置即会启动内部测试功能。此时电路装置进入测试模式，并从输出端送出测试结果，以提供测试者得知电路装置内部的特定参数。依据一实施例，本发明的电路装置包括一输入端、一输出端、一致能模块、一第一功能模块及一第二功能�？�。致能�？轳罱佑谑淙攵耍墒淙攵私邮找皇淙氲缪梗⒂谑淙氲缪菇橛谝坏谝坏缪狗段笔涑鲆恢履苄藕拧５谝还δ苣？轳罱佑谥履苣？橛胧涑龆耍� 根据致能信号执行一测试模式，以及送出一测试结果至输出端。第二功能�？轳罱佑谑淙攵耍墒淙攵私邮帐淙氲缪梗⒂谑淙氲缪菇橛谝坏诙缪狗段敝葱幸话隳Ｊ�。依据另一实施例，本发明的电路装置包括一输入端、多个输出端、一致能�？榧耙还δ苣？�。致能�？轳罱佑谑淙攵耍墒淙攵私邮找皇淙氲缪梗⒂谑淙氲缪狗直鸾橛谙嘁斓牡缪狗段保直鹗涑鱿嘁斓闹履苄藕�。功能�？轳罱佑谥履苣？橛攵喔鍪涑龆耍菹嘁斓闹履苄藕欧直鸲杂χ葱邢嘁斓牟馐阅Ｊ剑约岸杂λ统鱿嘁斓牟馐越峁炼杂Φ氖涑龆恕Ｒ谰萦忠皇凳├痉⒚鞯闹履苣？榘ǘ喔龇聪蚱饔胍槐嗦肫鳎渲校喔龇聪蚱鹘邮找皇淙氲缪梗谑淙氲缪菇橛谝坏谝坏缪狗段保涑龅谝蛔槁呒缙�。编码器耦接于多个反向器与一功能模块，接收第一组逻辑电平，以及输出一致能信号至功能�？�。综上所述，本发明前述各实施例所揭示的电路装置，其在一个特定范围之外的电压被施加到输入端时，执行一般模式。另外，在该特定范围之内的电压被施加到相同的输入端时，电路装置执行测试模式，并且从输出端送出测试结果。如此，测试者即可以针对电路装置内部的某些功能进行测试与分析，以解决在正常测量时无法从电路装置量测到所需要的内部功能的问题。
图1为本发明第一实施例的电路装置功能方块示意图；图2为本发明第一实施例的致能�？榈缏饭δ苁疽馔迹煌�3为第一实施例相关图表；图4为本发明第二实施例的电路装置功能方块示意图5为本发明第二实施例的致能模块电路功能示意图；图6为第二实施例相关图表；及图7至图11为本发明各种相异结构的致能�？榈缏饭δ苁疽馔�。主要元件附图标记说明本发明电路装置1输入端IN输出端OUT致能�？�10、20、3、4、5、6、7第一功能�？�12第二功能模块14输入接脚PO输出接脚Pl Pn禁能信号Si，输入电压Vin致能信号Si、Sll Sln测试结果S2、S21 S2n操作状态信号S3反向器101、102、201、202、203、204、30、40、50、60、70编码器104、206、32、42、52、62、72逻辑电平TK1、TK2、TK3、TK4输出端OUTl OUTn功能�？�22第一输出端Ql第二输出端Q2异或非门(XNOR)2062异或门(XOR)206具体实施例方式参考图1，图1为本发明第一实施例的电路装置功能方块示意图。电路装置1包括一输入端IN、一输出端OUT、一致能�？�10、一第一功能�？�12及一第二功能�？�14。电路装置1可以为一电路芯片(Chip)的型态，也可以为一集成电路(IC Package)的型态，其中，当电路装置1为集成电路的型态时，输入端IN即为集成电路的一输入接脚P0，输出端 OUT即为集成电路的一输出接脚PI。再次参考图1。致能�？�10耦接于输入端IN，经由输入端IN接收一输入电压Vin， 并于输入电压Vin介于一第一电压范围Vscopl时输出一致能信号Si。第一功能�？�12耦接于致能�？�10与输出端OUT，根据致能信号Sl执行一测试模式，以及送出一测试结果S2 至输出端OUT。前述中，第一电压范围Vin介于一第一预设电压VTH与一第二预设电压VTL 之间。
再次参考图1。第一功能�？�12依据致能信号Si，运算出预先设计在电路装置1 内部的各种参数值。当电路装置1为一个充电电路芯片时，第一功能�？�12即可以根据致能信号Sl执行测试模式，并且依据该测试模式的执行，得以测试充电电路芯片内部所预设的充电截止电压值(Cut-off charge voltage)或放电截止电压值(Cut-off discharge voltage)，并且，将测试结果S2送至输出端OUT。再次参考图1。第二功能�？�14耦接于输入端IN，经由输入端IN接收输入电压 Vin,并于输入电压Vin介于一第二电压范围Vsc0p2时执行一般模式。前述中的第二电压范围Vsc0p2不等于第一电压范围Vscopl。另外，第二功能�？�14在输入电压Vin介于第二电压范围Vsc0p2时执行一般模式，该一般模式包括了电路装置1各种的应用功能。如此，当电路装置1的输入端IN接收到的输入电压Vin落在第二电压范围Vsc0p2 时，(即第一预设电压VTH与第二预设电压VTL之外时)，第二功能�？�14被启动，以让电路装置1工作在一般模式。此时，致能�？�10停止致能信号Sl送至第一功能�？�12，导致第一功能模块12停止输出测试结果S2，改以输出一操作状态信号S3。相对的，当电路装置1的输入端IN接收到的输入电压Vin落在第一电压范围 Vscopl时，(即第一预设电压VTH与第二预设电压VTL之间时)，第二功能�？�14停止运作，电路装置1工作在测试模式。此时，致能�？�10将致能信号Sl送至第一功能�？�12， 以令第一功能�？�12输出测试结果S2，同时，停止操作状态信号S3的输出。如此，当第一预设电压VTH与第二预设电压VTL范围内的输入电压Vin被施加到电路装置1的单一输入端IN时，电路装置1即会进入测试模式，并从输出端OUT送出测试结果S2，以提供测试者得知电路装置1内部的特定参数。配合图1，请参考图2。图2为本发明第一实施例的致能�？榈缏饭δ苁疽馔�。致能�？�10包括多个反向器101、102与一编码器104，在此以二个反向器101、102作说明，但不以此为限制。致能�？�10主要利用不同宽长比(W/L)的反相器101、102作为第一电压范围Vscopl与第二电压范围Vsc0p2的设计依据，因此，改变反相器101、102的宽长比(W/ L)即可以相对改变第一电压范围Vscopl与第二电压范围Vsc0p2。再次参考图2。二个反向器101、102共同耦接于输入端IN与编码器104之间，其中，二个反向器101、102接收输入电压Vin，并于输入电压Vin介于第一电压范围Vscopl 时，输出一第一组逻辑电平。另外，二个反向器101、102于输入电压Vin不介于第一电压范围Vscopl时(即落在第二电压范围Vsc0p2)，输出一第二组逻辑电平。同时，编码器104耦接于二个反向器101、102与第一功能�？�12，其接收第一组逻辑电平，以及输出致能信号 Sl至第一功能�？�12。配合图3，再参考图2。在第一实施例中，依据致能�？�10输出的需求，而将编码器 104设计为一个异或门O(OR)，但不以此为限制。在输入电压Vin介于第一电压范围Vscopl 时(第一预设电压VTH为3. 0V,第二预设电压VTL为1. 5V)，编码器104从二个反向器101、 102接收第一组逻辑电平，如图3所示，第一组逻辑电平包括“1”的逻辑电平TKl与“0”的逻辑电平TK2。编码器104将逻辑电平TK1、TK2进行异或门O(OR)的逻辑运算后，产生高电位(high level)的致能信号Si，此高电位的致能信号Sl用以致能(enable)第一功能模块12，令其进行测试模式。值得一提的是，送入反相器101、102的输入电压Vin不介于第一范围的电压Vscopl时，编码器104从二个反向器101、102接收第二组逻辑电平，如图3所示，第二组逻辑电平包括同时为“O”的逻辑电平TKl、TK2或同时为“1”的逻辑电平TK1、TK2。此时，编码器104将逻辑电平TKl、TK2进行异或门O(OR)的逻辑运算后，产生低电位(low level) 的禁能信号Si’，此低电位的致能信号Si’则用以禁能(disable)第一功能�？�12，令其停止测试模式的进行。综上所述，第一实施例所揭示的电路装置1借助于单一输入端IN接收从外界送入输入电压Vin，并于输入电压Vin介于第一电压范围Vscopl时执行测试模式，或输入电压Vin不介于第一电压范围Vscopl时执行一般模式。电路装置1执行测试模式以从输出端OUT送出测试结果S2，如此，测试者即可以针对电路装置1内部的某些功能进行测试与分析，以解决在正常测量时无法从电路装置1量测到所需要的内部功能的问题。参考图4，图4为本发明第二实施例的电路装置功能方块示意图。电路装置2包括一输入端IN、多个输出端OUTl OUTn、一致能�？�20及一功能�？�22。其中，致能�？� 20耦接于输入端ΙΝ，经由输入端IN接收一输入电压Vin，并于输入电压Vin分别落入相异电压范围Vscopl Vscopn时，分别对应输出相异的致能信号Sll Sin。功能模块22耦接于致能�？�20与多个输出端OUTl OUTn，根据相异的致能信号S 11 S In分别对应执行相异的测试模式。功能模块22依据所执行相异的测试模式以对应送出相异的测试结果S21 S&1至对应的输出端OUTl OOTn。再次参考图4。电路装置2可以为一电路芯片(Chip)的型态，也可以为一集成电路(IC Package)的型态，其中，当电路装置2为集成电路的型态时，输入端IN即为集成电路的一输入接脚P0，输出端OUTl OUTn即为集成电路的输出接脚Pl Pn。再次参考图4。功能�？�22依据致能信号Sll Sln，运算出预先设计在电路装置 2内部的各种参数值。当电路装置2为一个充电电路芯片时，功能�？�22即可以根据致能信号Sll Sln，执行相异的测试模式。功能�？�22依据该相异测试模式的执行，得以测试充电电路芯片内部所预设的充电截止电压值(Cut-off charge voltage)与放电截止电压值(Cut-off discharge voltage)，并且，将测试结果S21 S&1送至输出端OUTl OUTn。配合图4，请参考图5。图5为本发明第二实施例的致能�？榈缏饭δ苁疽馔�。致能�？�20包括多个反向器201、202、203、204与一编码器206，在此以四个反向器201、202、 203、204作说明，但不以此为限制。四个反向器201、202、203、204共同耦接于输入端IN与编码器206之间，其中，四个反向器201、202、203、204根据输入电压Vin所落入相异的电压范围Vscopl Vscopn，对应产生相异组逻辑电平，其中每一组逻辑电平包括四个逻辑电平 TK1、TK2、TK3、TK4。同时，编码器206耦接于四个反向器201、202、203、204与功能�？�22， 其接收每一组逻辑电平中的四个逻辑电平ΤΚ1、ΤΚ2、ΤΚ3、ΤΚ4，以及对应输出相异的致能信号Sll Sln至功能模块22。再次参考图5。在第二实施例中，依据致能�？�20具有二个输出的需求，而将编码器206设计为包括一个异或非门(XNOR) 2062与一个异或门O(OR) 2064，但不以此为限制， 其中异或非门(XNOR)的输出端作为致能�？�20的第一输出端Q1，异或门O(OR)作为致能�？�20的第二输出端Q2。编码器206将逻辑电平ΤΚ2与ΤΚ3进行异或门O(OR)的逻辑运算，以及将不同的逻辑电平TKl与ΤΚ4进行异或非门(XNOR)的逻辑运算。配合图5，请参考图6。当输入电压Vin落在电压范围1.5V 4. OV时，编码器206的第一输出端Ql产生高电位(high level)的致能信号S11，此高电位的致能信号S 11则用以致能(enable)功能�？�22，令其进行一特定测试模式。另外，当输入电压Vin落在电压范围OV 2. OV与3. 5V 5. 5V时，编码器206的第二输出端Q2产生高电位(high level) 的致能信号S12，此高电位的致能信号S12则用以致能(enable)功能模块22，令其进行另一特定测试模式。综上所述，第二实施例所揭示的电路装置2借助于单一输入端IN接收从外界送入输入电压Vin，并于输入电压Vin介于各种相异的电压范围Vscopl Vscopn时对应执行相异的测试模式，并且从各对应的输出端OUTl OUTn送出对应的测试结果S21 S2n。如此， 测试者即可以针对电路装置2内部的某些功能进行测试与分析，以解决在正常测量时无法从电路装置2量测到所需要的内部功能的问题。值得一提的是，本发明的致能模块可以借助于反相器数目与其宽长比例的调整以及搭配各样的编码器，依据单一输入电压或多组输入电压，以控制输出信号的数目与延迟时间，进而控制多组的测试模式。如图7所示，致能�？�3具有单一输入端与N个输出端，其包括N个反相器30与具有N个输出的编码器32。如图8所示，致能�？�4具有单一输入端与N个输出端，其包括 NXM个反相器40与具有N个输出的编码器42。另外，本发明的致能模块亦可依据多组的输入电压，以控制多组的测试模式。如图 9所示，致能�？�5具有N/2个输入端与N个输出端，其包括NXM个反相器50与具有N个输出的编码器52，其中，相邻二个反向器50的输入端共同接收同一组的输入电压Vin。如图10所示，致能�？�6具有2N/K个输入端与N个输出端，其包括NXM个反相器60与具有N 个输出的编码器62。如图11所示，致能�？�7具有2N个输入端与N个输出端，其包括NXM 个反相器70与具有N个输出的编码器72。综上所述，本发明前述各实施例所揭示的电路装置，其在一个特定范围之外的电压被施加到输入端时，执行一般模式。另外，在该特定范围之内的电压被施加到相同的输入端时，电路装置执行测试模式，并且从输出端送出测试结果。如此，测试者即可以针对电路装置内部的某些功能进行分析，以解决在正常测量时无法从电路装置量测到所需要的内部功能的问题。但是，以上所述，仅为本发明一最佳的具体实施例的详细说明与附图，本领域普通技术人员在本发明的领域内，可轻易思及的变化或修改皆可涵盖在本案的权利要求保护范围内。
8
权利要求
1.一种电路装置，其特征在于，包括 输入端；输出端；致能�？椋罱佑诟檬淙攵耍弥履苣？榫筛檬淙攵私邮帐淙氲缪梗⒂诟檬淙氲缪菇橛诘谝坏缪狗段笔涑鲋履苄藕牛坏谝还δ苣？椋罱佑诟弥履苣？橛敫檬涑龆耍玫谝还δ苣？楦莞弥履苄藕胖葱胁馐阅Ｊ剑约八统霾馐越峁粮檬涑龆耍患暗诙δ苣？椋罱佑诟檬淙攵耍玫诙δ苣？榫筛檬淙攵私邮崭檬淙氲缪梗⒂诟檬淙氲缪菇橛诘诙缪狗段敝葱幸话隳Ｊ健�
2.如权利要求1所述的电路装置，其特征在于，该致能�？榘ǘ喔龇聪蚱鳎邮崭檬淙氲缪梗枚喔龇聪蚱髟诟檬淙氲缪菇橛诟玫谝坏缪狗段保涑龅谝蛔槁呒缙剑患氨嗦肫鳎罱佑诟枚喔龇聪蚱鳎帽嗦肫鹘邮崭玫谝蛔槁呒缙剑约笆涑龈弥履苄藕胖粮玫谝还δ苣？�。
3.如权利要求2所述的电路装置，其特征在于，该多个反向器在该输入电压不介于该第一电压范围时，输出第二组逻辑电平，并且，该编码器接收该第二组逻辑电平，以及输出禁能信号至该第一功能模块。
4.如权利要求1所述的电路装置，其特征在于，该第一电压范围介于第一预设电压与第二预设电压之间，且该第一电压范围不等于该第二电压范围。
5.如权利要求1所述的电路装置，其特征在于，该电路装置为电路芯片或集成电路，其中该输入端为该集成电路的输入接脚，该输出端为该集成电路的输出接脚。
6.如权利要求1所述的电路装置，其特征在于，该电路装置为充电电路芯片，其中该第一功能�？楦莞弥履苄藕牛圆馐愿贸涞绲缏沸酒诓克ど璧某涞缃刂沟缪怪祷蚍诺缃刂沟缪怪怠�
7.一种电路装置，其特征在于，包括 输入端；多个输出端；致能模块，耦接于该输入端，该致能�？榫筛檬淙攵私邮帐淙氲缪梗⒂诟檬淙氲缪狗直鸾橛谙嘁斓牡缪狗段保直鹗涑鱿嘁斓闹履苄藕牛患肮δ苣？椋罱佑诟弥履苣？橛敫枚喔鍪涑龆耍霉δ苣？楦莞孟嘁斓闹履苄藕欧直鸲杂χ葱邢嘁斓牟馐阅Ｊ剑约岸杂λ统鱿嘁斓牟馐越峁炼杂Φ氖涑龆恕�
8.如权利要求7所述的电路装置，其特征在于，该致能�？榘ǘ喔龇聪蚱鳎邮崭檬淙氲缪梗枚喔龇聪蚱髟诟檬淙氲缪狗直鸾橛诟孟嘁斓牡缪狗段保直鸲杂κ涑鱿嘁熳槁呒缙剑患氨嗦肫鳎罱佑诟枚喔龇聪蚱鳎帽嗦肫鹘邮崭孟嘁熳槁呒缙剑约笆涑龈孟嘁斓闹履苄藕胖粮霉δ苣？�。
9.如权利要求7所述的电路装置，其特征在于，该电路装置为电路芯片或集成电路，其中该输入端为该集成电路的输入接脚，该多个输出端为该集成电路的多个输出接脚。
10.如权利要求7所述的电路装置，其特征在于，该电路装置为充电电路芯片，其中该功能�？楦莞孟嘁斓闹履苄藕牛圆馐愿贸涞绲缏沸酒诓克ど璧某涞缃刂沟缪怪涤敕诺缃刂沟缪怪�。
全文摘要
一种电路装置包括输入端、输出端、致能�？�、第一功能�？榧暗诙δ苣？椋黄渲校履苣？轳罱佑谑淙攵耍墒淙攵私邮帐淙氲缪梗⒂谑淙氲缪菇橛诘谝坏缪狗段笔涑鲋履苄藕牛坏谝还δ苣？轳罱佑谥履苣？橛胧涑龆耍葜履苄藕胖葱胁馐阅Ｊ剑约八统霾馐越峁潦涑龆耍坏诙δ苣？轳罱佑谑淙攵耍墒淙攵私邮帐淙氲缪梗⒂谑淙氲缪菇橛诘诙缪狗段敝葱幸话隳Ｊ�。
文档编号G01R31/28GK102455405SQ20101051945
公开日2012年5月16日 申请日期2010年10月18日 优先权日2010年10月18日
发明者陈国强, 陈宴毅 申请人:富晶电子股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
