专利名称：数字类电子表芯片测试仪的制作方法
技术领域：
本发明涉及芯片测试领域，具体涉及数字类电子表芯片测试仪。
背景技术：
随着数字集成电路(芯片)的应用日趋广泛和国家对半导体行业发展支持，国内 CMOS数字集成电路设计能力得到了长足的发展，产业规模也达到了空前的繁荣。然而国 内从事集成电路后序加工的企业无论从规模还是从数量上说都相对落后，所用测试仪也大 部分是从外引进，这些测试仪价格昂贵，操作复杂，在一定程度上增加了集成电路的生产成 本。
如今，随着晶圆流片工艺和技术的不断提高，单颗芯片的面积越来越�。筛丛� 度越来越高,在后序的测试加工过程中对测试仪的要求也越来越高,从而迫使企业必须不 断引进更高档的测试仪来满足生产需要。同时，相对低端的数字消费类产品因其产量大、功 能简单也占据了集成电路产品的较大一部分市�。舨捎玫慕诓馐砸墙猩票卦� 加生产成本，一定程度上降低了企业的竞争力。因此，开发出针对此类低端数字芯片测试 仪，是降低生产成本的方法之一。
目前，在低端的数字消费类产品中，数字类电子表所采用的芯片即为低端芯片，而 现有技术尚未提供针对数字类电子表芯片的测试仪。发明内容
本发明的目的在于提供一种数字类电子表芯片测试仪，旨在解决现有技术尚未提 供针对数字类电子表芯片的测试仪的问题。
本发明采用以下技术方案
一种数字类电子表芯片测试仪，包括
探针台；
探针卡；
主控芯片；
测试晶圆芯片的管脚上的保护二极管是否完好的OS参数测试电路，所述OS参数 测试电路的测试端接所述探针卡、受控端接所述主控芯片的OS参数测试控制端、输出端接 所述主控芯片的OS参数测试端；
测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路，所述 IDD参数测试电路的测试端接所述探针卡、输出端接所述主控芯片的IDD参数测试端；
测试晶圆芯片的工作频率的频率参数测试电路，所述频率参数测试电路的测试端 接所述探针卡、受控端接所述主控芯片的频率参数测试控制端、输出端接所述主控芯片的 频率参数测试端；
测试晶圆芯片的逻辑功能的逻辑功能测试电路，所述逻辑功能测试电路的测试端 接所述探针卡、输出端接所述主控芯片的逻辑功能测试端；
显示所测试的晶圆芯片的参数信息的显示电路，所述显示电路接所述主控芯片的 显示输出端；
输入控制信号的按键输入电路，所述按键输入电路接所述主控芯片的按键输入 端;
将所述主控芯片的控制信号传输至所述探针台的TTL接口电路，所述TTL接口电 路接所述主控芯片的探针台控制端。
本发明提供的数字类电子表芯片测试仪，其电路结构简单，且具备OS参数测试、 IDD参数测试、频率参数测试、逻辑功能测试等数字类电子表芯片所需的测试功能，因此在 保证测试要求的同时降低了数字类电子表芯片的测试成本以及生产成本。
图1为本发明实施例提供的数字类电子表芯片测试仪的电路原理框图2为本发明实施例提供的数字类电子表芯片测试仪的OS参数测试电路的电路 原理图3为本发明实施例提供的数字类电子表芯片测试仪的IDD参数测试电路的电路 原理图4为本发明实施例提供的数字类电子表芯片测试仪的频率参数测试电路的电 路原理图5为本发明实施例提供的数字类电子表芯片测试仪的逻辑功能测试电路的电 路原理图6为本发明实施例提供的数字类电子表芯片测试仪的显示电路的电路原理图7为本发明实施例提供的数字类电子表芯片测试仪的按键输入电路的电路原 理图8为本发明实施例提供的数字类电子表芯片测试仪的TTL接口电路的电路原理 图9为本发明实施例提供的数字类电子表芯片测试仪的RS-232接口电路的电路 原理图10未本发明实施例提供的数字类电子表测试仪所采用的ATmegal28单片机示 意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例 对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本发明，并不 用于限制本发明。
参照图1，本发明实施例提供的数字类电子表芯片测试仪的电路原理框图。
一种数字类电子表芯片测试仪，包括
探针台I ;
探针卡2 ；
主控芯片3 ；
测试晶圆芯片的管脚上的保护二极管是否完好的OS参数测试电路41，OS参数测试电路41的测试端接探针卡2、受控端接主控芯片3的OS参数测试控制端、输出端接主控芯片3的OS参数测试端；
测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路42， IDD参数测试电路42的测试端接探针卡2、输出端接主控芯片3的IDD参数测试端；
测试晶圆芯片的工作频率的频率参数测试电路43，频率参数测试电路43的测试端接探针卡2、受控端接主控芯片3的频率参数测试控制端、输出端接主控芯片3的频率参数测试端；
测试晶圆芯片的逻辑功能的逻辑功能测试电路44，逻辑功能测试电路44的测试端接探针卡2、输出端接主控芯片3的逻辑功能测试端；
显示所测试的晶圆芯片的参数信息的显示电路6，显示电路6接主控芯片3的显示输出端；
输入控制信号的按键输入电路7，按键输入电路7接主控芯片3的按键输入端；
将主控芯片3的控制信号传输至探针台I的TTL接口电路8，TTL接口电路8接主控芯片3的探针台控制端。
参照图2，本发明实施例提供的数字类电子表芯片测试仪的OS参数测试电路的电路原理图。
OS参数测试电路41包括
第一运算放大器U14A、第二运算放大器U14D、CD4051模拟开关U13、电阻R21、电阻R22、电阻R23、滑动电阻R24 ；
第一运算放大器U14A的同相输入端通过电阻R22接5V电源、反相输入端通过电阻R21接地、正电源端接5V电源、负电源端接-5V电源、输出端通过电阻R23接其反相输入端、输出端通过滑动电阻R24的第一定端，滑动电阻R24的滑动端接其第一定端，第二运算放大器U14D的同相输入端接滑动电阻R24的第二定端、输出端接其反相输入端以及第一运算放大器U14A的同相输入端，⑶4051模拟开关U13的电源脚VDD接5V电源、负电压脚VEE 接-5V电源、禁止脚INH以及数字信号接地脚VSS接地、输入输出脚1-5作为OS参数测试电路41的测试端接探针卡2中对应于晶圆芯片的功能引脚的端口、地址脚A-C作为OS参数测试电路41的受控端接主控芯片3的DC参数测试控制端，公共输入输出脚0UT/IN作为 OS参数测试电路41的输出端接主控芯片3的OS参数测试端。
OS参数测试，即是测试·晶圆芯片的管脚上的保护二极管是否完好。晶圆芯片的管脚上的保护二极管主要作用是保护管脚不被正向或反响高压击穿而损坏。
OS参数测试的原理为通过向晶圆芯片的管脚上的保护二极管输入正向电流，当测试的该晶圆芯片的管脚上的压降为O. 7疒O. 9V，则说明存在该晶圆芯片的管脚上的保护二极管是完好的。
本实施例提供的OS参数测试电路41中，由于这里测试的通道比较少，所选择的控制芯片的资源有限，因此选用⑶4051模拟开关U13作为通道扩展切换。具体为主控芯片3 的OS参数测试控制端接⑶4051模拟开关U13的地址端A、B、C，通过控制⑶4051模拟开关 U13的地址端A、B、C选通⑶4051模拟开关U13的输入输出脚1_5中的其中一个引脚，5V电源经第一运算放大器U14A以及第二运算放大器U14D从处理后形成的电流输入⑶4051模拟开关U13的公共输入输出脚0UT/IN，该电流再从⑶4051模拟开关U13的输入输出脚1_5 中的其中一个引脚输出至晶圆芯片的管脚上，⑶4051模拟开关U13的公共输入输出脚OUT/ IN输入电流的同时即反馈电压信号至主控芯片3的OS参数测试端。从而测试出晶圆芯片 的管脚上的保护二极管是否完好。
由于数字类电子表芯片的内部只设计正向二极管，故该OS参数测试电路只提供 对正向二极管进行测试。
参照图3，本发明实施例提供的数字类电子表芯片测试仪的IDD参数测试电路的 电路原理图。
IDD参数测试电路42包括第三运算放大器U15A、滑动电阻R25、电阻R26、电容 C17 ；
滑动电阻R25的定端连接于5V电源以及地之间、滑动端接第三运算放大器U15A 的同相输入端，电阻R26连接于第三运算放大器U15A的反相输入端以及输出端之间，电容 C17连接于第三运算放大器U15A的反相输入端以及输出端之间，第三运算放大器U15A的同 相输入端作为IDD参数测试电路42的测试端接探针卡2中对应于晶圆芯片的电源引脚的 端口、输出端作为IDD参数测试电路42输出端接主控芯片3的IDD参数测试端。
IDD测试，即是测试晶圆芯片在上电且有时钟情况下工作时的功耗，由于测试晶圆 芯片在上电且有时钟情况下的电压恒定，所以只要能测量出电流IDD大小就可计算出功耗 值。
IDD测试的原理为在晶圆芯片的电源引脚加电压后，测试其电路中通过的电流。
本实施例提供的IDD参数测试电路42中，电阻R26为采样电阻，调节滑动变阻R25 的滑动端使其电压为晶圆芯片VCC端的电压1. 5V，通过采样电阻R26两端的电压Vk26，通过 公式I=VK26/R26即可计算出晶圆芯片电路中通过的电流。再根据该晶圆芯片的工作电压与 该计算出的电流从而计算出晶圆芯片的功耗。
参照图4，本发明实施例提供的数字类电子表芯片测试仪的频率参数测试电路的 电路原理图。
频率参数测试电路43包括第一比较器U18B、第二比较器U17D、第三比较器U16C、 第一继电器RL3、第二继电器RL5、第三继电器RL4、滑动电阻R27、电阻R28、电阻R29、电阻 R30、电阻R31、PNP型三极管Q3 ；
滑动电阻R27的定端连接于5V电源与地之间，PNP型三极管Q3的发射极通过电阻 R31接5V电源、集电极接地、基极作为频率参数测试电路43的受控端接主控芯片3的AC参 数测试控制端，第一比较器U18B、第二比较器U17D、第三比较器U16C的反相输入端均接滑 动电阻R27的滑动端、输出端均接5V电源，第一比较器U18B、第二比较器U17D、第三比较器 U16C的输出端共同作为频率参数测试电路43的输出端接主控芯片3的频率参数测试端，第 一继电器RL3、第二继电器RL5、第三继电器RL4的控制线圈的两端均连接于PNP型三极管 Q3的发射极与5V电源之间,第一继电器RL3、第二继电器RL5、第三继电器RL4的开关的第 一端分别接第一比较器U18B、第二比较器U17D、第三比较器U16C的同相输入端,第一继电 器RL3、第二继电器RL5、第三继电器RL4的开关的第二端共同作为频率参数测试电路43的 测试端接探针卡2中对应晶圆芯片的功能引脚的端口。
频率参数测试，即是测试晶圆芯片的工作频率。
频率参数测试的原理为用一段小的标准时间来量取大的待测时钟的周期，进而 计算出频率。
本实施例提供的频率参数测试电路51中，共需要测试三个频率值F1K、DIS、IND， 第一继电器RL3、第二继电器RL5、第三继电器RL4的3端分别接探针卡2对应于晶圆芯片 的三个所要测试的频率管脚。比较电平设置的是+0. 75V通过调节滑动电阻R27获得，由于 晶圆芯片实际的时钟波形是正弦波，为了便于实际测量，这里采用用第一比较器U18B、第二 比较器U17D、第三比较器U16C、将晶圆芯片的正弦波整形成方波，再进行测量。第一比较器 U18B、第二比较器U17D、第三比较器U16C将整形后的波形传输至控制芯片3，在控制芯片3 内部用定时器中断来完成频率的测量，再计算转化成实际需要的结果。
采用该频率参数测试电路可测量100K以下的频率，可满足数字类电子表芯片的 频率测试。
参照图5，本发明实施例提供的数字类电子表芯片测试仪的逻辑功能测试电路的 电路原理图。
逻辑功能测试电路44包括
E818AHF功能测试芯片U23 ；
E818AHF功能测试芯片U23的功能逻辑输入脚DATA、使能脚EN、采样逻辑输出脚 QA、采样逻辑输出脚QB共同作为逻辑功能测试电路44的输出端分别接主控芯片3的功能 逻辑输出脚、使能输出脚、采样逻辑输入脚，E818AHF功能测试芯片U23的功能逻辑输出脚 D0UT、采样逻辑输入脚VINP共同作为逻辑功能测试电路44的测试端接探针卡2中对应于 晶圆芯片的功能引脚的端口。
逻辑功能测试，主要采用激励向量测试的方法实现。激励向量测试，即为一串连续 的“O”和“I”组成的数字序列。在测试晶圆芯片之前，通过对测试要求和芯片功能的分析， 利用向量编程器编写好测试所需的激励向量，定义好向量的时序要求，并将其下载到测试 仪的存储器中，然后启动测试系统的控制�？�。控制�？榘凑帐孪刃春貌馐猿绦蛴锞洌此� 序将测试向量从存储器中读出并送到向量调制�？�。向量调制�？槎韵蛄啃蛄薪胁ㄐ蔚� 制电压调制，最后送出与待测晶圆芯片工作电压匹配的波形序列。同时测试系统还监测待 测晶圆芯片的输出波形，通过向量调制�？榻渥怀捎氩馐韵低彻ぷ鞯缙狡ヅ涞氖中� 号，测试仪将回送数字信号与预先设定的向量进行比较，并将比较结果送给控制�？榻� 处理。
该逻辑功能测试电路52中即为采用该原理进行逻辑功能测试，采用专用的 E818AHF功能测试芯片U23来进行测试。
主控制芯片3从功能逻辑输出脚输出测试信号至E818AHF功能测试芯片U23的 功能逻辑输入脚DATA，主控制芯片3的使能输出脚输出使能信号使E818AHF功能测试芯片 U23进入工作并接收主控制芯片3输出的测试信号，该测试信号经过E818AHF功能测试芯片 U23处理后从功能逻辑输出脚DOUT输出至晶圆芯片，晶圆芯片输入该测试信号之后将输出 波形，至E818AHF功能测试芯片U23的采样逻辑输入脚VINP，该波形经过E818AHF功能测试 芯片U23处理后从采样逻辑输出脚QA、采样逻辑输出脚QB输出至主控制芯片3。主控制芯 片3预先存储的正确逻辑功能进行比较，判断测试结果是否正确。
对于数字类电子表的晶圆芯片的逻辑功能测试中，共需要连接4组以上的逻辑输入脚DATA、使能脚EN、采样逻辑输出脚QA、采样逻辑输出脚QB、功能逻辑输出脚D0UT、采样 逻辑输入脚VINP。
参照图6，本发明实施例提供的数字类电子表芯片测试仪的显示电路的电路原理 图。
显示电路6包括LCM3310液晶屏J1、电容Cl ；
LCM3310液晶屏Jl的接主控芯片3的显示输出端，LCM3310液晶屏Jl的接地脚 GND接地、VIXD脚通过电容Cl接地。
显示电路主要用来显示测试过程中的数据。LCM3310液晶屏Jl为单色带背光点阵 液晶屏幕，可显示48*84和像素点。这里主要用来显示测试的晶圆芯片的型号及实际的测 试参数分BIN及百分率。
LCM3310与CPU的连接采用SPI协议连接方式。
参照图7，本发明实施例提供的数字类电子表芯片测试仪的按键输入电路的电路 原理图。
按键输入电路7包括
第一按键SW6、第二按键SW7、第三按键SW8、第四按键SW9、第五按键SW10、电阻 R6、电阻R7、电阻R8、电阻R9、电阻RlO ；
第一按键SW6、第二按键SW7、第三按键SW8、第四按键SW9、第五按键SWlO的第一 端分别通过电阻R6、电阻R7、电阻R8、电阻R9、电阻RlO接5V电源，第一按键SW6、第二按 键SW7、第三按键SW8、第四按键SW9、第五按键SWlO的第二端共同接主控芯片3的按键输入端。
该按键输入电路7依次提供如下5个功能按键START、STOP、SINGLE、STROBE、 READ ;主要用来实现实际测试生产过程中测试调试及控制。
参照图8，本发明实施例提供的数字类电子表芯片测试仪的TTL接口电路的电路 原理图。
TTL接口电路8包括
TTL接口 J3、NPN型三极管Ql、NPN型三极管Q2、第一 TLP521-1光电耦合器U7A、 第二 TLP521-1光电耦合器U7B、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、 极性电容C15、极性电容C16 ；
TTL接口 J3的3脚和4脚接NPN型三极管Ql的基极、17脚和18脚接NPN型三 极管Q2的基极，NPN型三极管Ql的集电极接5V电源、发射极通过电阻R15接地，极性电容 C15的正极接NPN型三极管Ql的发射极、负极接地，第一 TLP521-1光电耦合器U7A的I脚 通过电阻R17接NPN型三极管Ql的发射极、2脚接地、3脚通过电阻R19接地、4脚接5V电 源，NPN型三极管Q2的集电极接5V电源、发射极通过电阻R16接地，极性电容C16的正极接 NPN型三极管Q2的发射极、负极接地，第二 TLP521-2光电耦合器U7B的I脚通过电阻R18 接NPN型三极管Q2的发射极、2脚接地、3脚通过电阻R20接地、4脚接5V电源，TTL接口 J3 的的7脚和8脚、11脚和12脚以及第一 TLP521-1光电耦合器U7A的3脚、第二 TLP521-2 光电耦合器U7B的3脚接主控芯片3的探针台I控制端。
参照图9，本发明实施例提供的数字类电子表芯片测试仪的RS-232接口电路的电 路原理图。
本发明实施例所提供的数字类电子表芯片测试仪，还包括连接PC机的RS-232接 口 电路 9 ；RS-232 接 口 电路 9 包括MAX232 芯片 U5、RS232 接口 Pl ；MAX232 芯片 U5 的 T2in 脚以及R2out脚分别接RS232接口 Pl的3脚以及2脚、T2out脚以及R2in脚接控制芯片3 的PC通信端。
参照图10，本发明实施例中，控制芯片3采用ATmegal28单片机。
综上，本发明提供的数字类电子表芯片测试仪，其电路结构简单，且具备OS参数 测试、IDD参数测试、频率参数测试、逻辑功能测试等数字类电子表芯片所需的测试功能，因 此在保证测试要求的同时降低了数字类电子表芯片的测试成本以及生产成本。
以上仅为本发明优选实施例，并不用于限制本发明，凡在本发明的原理之内所作 的任何修改、等同替换和改进等，均应包含在本发明保护的范围之内。
权利要求
1.一种数字类电子表芯片测试仪，其特征在于，包括探针台(I);探针卡(2)；主控芯片(3);测试晶圆芯片的管脚上的保护二极管是否完好的OS参数测试电路(41)，所述OS参数测试电路(41)的测试端接所述探针卡(2)、受控端接所述主控芯片(3)的OS参数测试控制端、输出端接所述主控芯片(3)的OS参数测试端；测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路(42)，所述 IDD参数测试电路(42 )的测试端接所述探针卡(2 )、输出端接所述主控芯片(3 )的IDD参数测试端；测试晶圆芯片的工作频率的频率参数测试电路(43)，所述频率参数测试电路(43)的测试端接所述探针卡(2)、受控端接所述主控芯片(3)的频率参数测试控制端、输出端接所述主控芯片(3)的频率参数测试端；测试晶圆芯片的逻辑功能的逻辑功能测试电路(44)，所述逻辑功能测试电路(44)的测试端接所述探针卡(2)、输出端接所述主控芯片(3)的逻辑功能测试端；显示所测试的晶圆芯片的参数信息的显示电路(6)，所述显示电路(6)接所述主控芯片(3)的显示输出端；输入控制信号的按键输入电路(7 )，所述按键输入电路(7 )接所述主控芯片(3 )的按键输入端；将所述主控芯片(3 )的控制信号传输至所述探针台(I)的TTL接口电路(8 )，所述TTL 接口电路(8 )接所述主控芯片(3 )的探针台控制端。
2.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述OS参数测试电路(41)包括第一运算放大器U14A、第二运算放大器U14D、⑶4051模拟开关U13、电阻R21、电阻 R22、电阻R23、滑动电阻R24 ；所述第一运算放大器U14A的同相输入端通过所述电阻R22接5V电源、反相输入端通过所述电阻R21接地、正电源端接5V电源、负电源端接-5V电源、输出端通过所述电阻R23 接其反相输入端、输出端通过所述滑动电阻R24的第一定端，所述滑动电阻R24的滑动端接其第一定端，所述第二运算放大器U14D的同相输入端接所述滑动电阻R24的第二定端、输出端接其反相输入端以及所述第一运算放大器U14A的同相输入端；所述⑶4051模拟开关Ul3的电源脚VDD接5V电源、负电压脚VEE接-5V电源、禁止脚 INH以及数字信号接地脚VSS接地、输入输出脚1-5作为所述OS参数测试电路(41)的测试端接所述探针卡(2)中对应于晶圆芯片的功能引脚的端口、地址脚A-C作为所述OS参数测试电路(41)的受控端接所述主控芯片(3)的DC参数测试控制端，公共输入输出脚0UT/IN 作为所述OS参数测试电路(41)的输出端接所述主控芯片(3)的OS参数测试端。
3.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述IDD参数测试电路(42)包括第三运算放大器U15A、滑动电阻R25、电阻R26、电容C17；所述滑动电阻R25的定端连接于5V电源以及地之间、滑动端接所述第三运算放大器U15A的同相输入端，所述电阻R26连接于所述第三运算放大器U15A的反相输入端以及输出端之间，所述电容C17连接于所述第三运算放大器U15A的反相输入端以及输出端之间，所述第三运算放大器U15A的同相输入端作为所述IDD参数测试电路(42)的测试端接所述探针卡(2)中对应于晶圆芯片的电源引脚的端口、输出端作为所述IDD参数测试电路(42)输出端接所述主控芯片(3)的IDD参数测试端。
4.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述频率参数测试电路(43)包括第一比较器U18B、第二比较器U17D、第三比较器U16C、第一继电器RL3、第二继电器RL5、第三继电器RL4、滑动电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、PNP型三极管Q3 ；所述滑动电阻R27的定端连接于5V电源与地之间，所述PNP型三极管Q3的发射极通过所述电阻R31接5V电源、集电极接地、基极作为所述频率参数测试电路(43)的受控端接所述主控芯片(3)的AC参数测试控制端，所述第一比较器U18B、第二比较器U17D、第三比较器U16C的反相输入端均接所述滑动电阻R27的滑动端、输出端均接5V电源，所述第一比较器U18B、第二比较器U17D、第三比较器U16C的输出端共同作为所述频率参数测试电路(43)的输出端接所述主控芯片(3)的频率参数测试端，所述第一继电器RL3、第二继电器RL5、第三继电器RL4的控制线圈的两端均连接于所述PNP型三极管Q3的发射极与5V电源之间、开关的第一端分别接所述第一比较器U18B、第二比较器U17D、第三比较器U16C的同相输入端，开关的第二端共同作为所述频率参数测试电路(43)的测试端接所述探针卡(2)中对应晶圆芯片的功能引脚的端口。
5.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述逻辑功能测试电路(44)包括E818AHF功能测试芯片U23 ；所述E818AHF功能测试芯片U23的功能逻辑输入脚DATA、使能脚EN、采样逻辑输出脚 QA、采样逻辑输出脚QB共同作为所述逻辑功能测试电路(44)的输出端分别接所述主控芯片(3)的功能逻辑输出脚、使能输出脚、采样逻辑输入脚，所述E818AHF功能测试芯片U23的功能逻辑输出脚D0UT、采样逻辑输入脚VINP共同作为所述逻辑功能测试电路(44)的测试端接所述探针卡(2)中对应于晶圆芯片的功能引脚的端口。
6.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述显示电路(6)包括 LCM3310液晶屏J1、电容Cl ；所述LCM3310液晶屏Jl的接所述主控芯片(3)的显示输出端，所述LCM3310液晶屏Jl的接地脚GND接地、VIXD脚通过所述电容Cl接地。
7.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述按键输入电路(7) 包括第一按键SW6、第二按键SW7、第三按键SW8、第四按键SW9、第五按键SW10、电阻R6、电阻R7、电阻R8、电阻R9、电阻RlO ；所述第一按键SW6、第二按键SW7、第三按键SW8、第四按键SW9、第五按键SWlO的第一端分别通过所述电阻R6、电阻R7、电阻R8、电阻R9、电阻RlO接5V电源，所述第一按键SW6、第二按键SW7、第三按键SW8、第四按键SW9、第五按键SWlO的第二端共同接所述主控芯片(3)的按键输入端。
8.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述TTL接口电路(8) 包括TTL接口 J3、NPN型三极管Ql、NPN型三极管Q2、第一 TLP521-1光电耦合器U7A、第二 TLP521-1光电耦合器U7B、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、极性电容C15、极性电容C16 ；所述TTL接口 J3的3脚和4脚接所述NPN型三极管Ql的基极、17脚和18脚接所述 NPN型三极管Q2的基极，所述NPN型三极管Ql的集电极接5V电源、发射极通过所述电阻R15接地，所述极性电容C15的正极接所述NPN型三极管Ql的发射极、负极接地，所述第一 TLP521-1光电耦合器U7A的I脚通过所述电阻R17接所述NPN型三极管Ql 的发射极、2脚接地、3脚通过所述电阻R19接地、4脚接5V电源，所述NPN型三极管Q2的集电极接5V电源、发射极通过所述电阻R16接地，所述极性电容C16的正极接所述NPN型三极管Q2的发射极、负极接地，所述第二 TLP521-2光电耦合器U7B的I脚通过所述电阻R18接所述NPN型三极管Q2 的发射极、2脚接地、3脚通过所述电阻R20接地、4脚接5V电源，所述TTL接口 J3的的7脚和8脚、11脚和12脚以及所述第一 TLP521-1光电耦合器 U7A的3脚、所述第二 TLP521-2光电耦合器U7B的3脚接所述主控芯片(3)的探针台(I) 控制端。
9.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，还包括连接PC机(5)的RS-232接口电路(9)；所述RS-232接口电路(9)包括MAX232芯片U5、RS232接口 Pl ；所述MAX232芯片U5的T2in脚以及R2out脚分别接所述RS232接口 Pl的3脚以及2 脚、T2out脚以及R2in脚接控制芯片(3)的PC通信端。
10.如权利要求1-9所述的数字类电子表芯片测试仪，其特征在于，所述控制芯片(3) 采用ATmegal28单片机。
全文摘要
本发明涉及芯片测试领域，具体涉及数字类电子表芯片测试仪。数字类电子表芯片测试仪，包括探针台，探针卡，主控芯片，测试晶圆芯片的管脚上的保护二极管是否完好的参数测试电路，测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路，测试晶圆芯片的工作频率的频率参数测试电路，测试晶圆芯片的逻辑功能的逻辑功能测试电路，将主控芯片的控制信号传输至探针台的TTL接口电路。该数字类电子表芯片测试仪，其电路结构简单，具备OS参数测试、IDD参数测试、频率参数测试、逻辑功能测试等数字类电子表芯片所需的测试功能，在保证测试要求的同时降低数字类电子表芯片的测试成本以及生产成本。
文档编号G01R31/317GK103064012SQ20121059369
公开日2013年4月24日 申请日期2012年12月31日 优先权日2012年12月31日
发明者方盼 申请人:深圳安博电子有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
