专利名称：用于测试mosfet的电路的制作方法
技术领域：
^MM ^ & MOSFET (Metal-Oxide-Semiconductor FieldEffectTransistor，金属氧化物半导体场效应晶体管)的测试技术，特别涉及一种用于测试MOSFET的电路。
背景技术：
在利用MOSFET设计电路时，通常会涉及对MOSFET的选型。而MOSFET的S0A(&ifeOperating Area，安全工作区域)则是MOSFET选型的关键参数之一。其中，SOA能够针对MOSFET以特定持续导通时间工作的情况，反映出该情况下允许流经MOSFET的冲击电流的安全取值范围、以及该情况下MOSFET的漏源电压差的安全取值范围，因此，若无法依据SOA对MOSFET准确选型，就容易导致MOSFET在以特定导通时间工作时的冲击电流和/或漏源电压差的取值超出安全取值范围、进而导致MOSFET在以特定导通时间工作时的温度骤升甚至烧毁。虽然现有的MOSFET厂商都会在产品数据手册(DATASHEET)中都会提供各款MOSFET的SOA曲线，但DATASHEET中提供的SOA曲线仅仅是针对MOSFET以几种特定持续导通时间工作的情况、而没有涵盖MOSFET以其它导通时间工作的所有可能的情况。图1为一种MOSFET的参考SOA曲线的示意图。如图1所示，某款MOSFET的DATASHEET中，仅针对MOSFET以100 μ s、lms、10ms、以及直流导通这四种持续导通时间工作的情况，相应地给出了四条参考SOA曲线，因此，依据这四条参考SOA曲线，仅限于针对该款MOSFET以100 μ s、lms、10ms、以及直流导通这四种持续导通时间工作的情况进行选型。而如若欲选用该款MOSFET以20ms为持续导通时间工作，并选用取值为3A的冲击电流、取值为50V的漏源电压，则由于如图1所示的四条参考SOA曲线中未涵盖该款MOSFET以20ms为持续导通时间工作的情况，因而无法确定冲击电流的取值3A和漏源电压差的50V是否处于该款MOSFET的安全取值范围内。为此，对于参考SOA曲线中未涵盖的MOSFET以其它导通时间工作的情况，可以利用专业检测设备测试出在该情况下的处于SOA内的冲击电流和漏源电压差的取值。但由于专业检测设备的成本过高、不适用于普通用户，因而现有技术中提供了一种简易的低成本电路来实现上述测试。图2为现有技术中用于测试MOSFET的电路结构示意图。如图2所示，以待测试的MOSFET 为 NM0SFET (N-Mental-Oxide-Semiconductor FieldEffect Transistor, N 型金属氧化物半导体场效应晶体管)为例，该电路包括一 NM0SFET，其栅极G通过一电阻R连接脉冲信号输入端、漏极D通过一电感L连接电源正极、源极S接地；以及，一稳压管Z，其连接在NM0SFET的漏极D与地之间。当脉冲信号输入端所接收到的脉冲信号的上升沿到来时，只要脉冲信号的高电平电压能够使NM0SFET的栅极G与源极S之间的栅源电压差Vgs大于导通电压，即可使NM0SFET导通、并使NM0SFET的漏极D与源极S之间形成冲击电流Ids;并且此时，稳压管Z可将NM0SFET的漏极D电压稳定在某一电压值，并以此产生NM0SFET的漏极D与源极S之间的漏
源电压差Vds。而当脉冲信号的下降沿到来时，只要脉冲信号的低电平电压能够使NM0SFET的栅极G与源极S之间产生大于导通电压的电压差Ves小于导通电压，即可使NM0SFET关闭。也就是说，只要选定脉冲信号的脉宽，即可确定NM0SFET的持续工作时间；只要选定脉冲信号的电压幅度，即可确定栅源电压差Ves的大小、进而确定冲击电流Ids的取值；以及，利用稳压管Z可以确定漏源电压差Vds的取值。从而，对于MOSFET以任意导通时间工作的情况，均可以先设定对应的脉宽，然后，再基于该脉宽调整电压幅度和稳压管ζ即可产生冲击电流Ids和漏源电压差Vds的任意取值，因而利用所产生的产生冲击电流Ids和漏源电压差Vds的每一取值是否会导致MOSFET温度骤升甚至烧毁，即可确定该取值是否处于该情况下的SOA内。进而，如若测试出处于该情况下的SOA内的冲击电流Ids和漏源电压差Vds的所有取值，即可得到该情况下的完整SOA曲线。如图2所示的电路虽然能够针对MOSFET以任意导通时间工作的情况，测试出对应的SOA内的冲击电流Ids和漏源电压差Vds的取值，但是，该电路缺存在如下缺陷1、脉冲信号的电压幅度通过控制栅源电压差Ves的大小来调节MOSFET的导通程度、进而通过对导通程度的调节来间接控制冲击电流Ids的大�。捎诘缏分懈髦忠蛩氐挠跋欤陕龀逍藕诺牡缪狗人鹘诘牡纪ǔ潭炔⒉荒芄蛔既返乜刂瞥寤鞯缌鱅ds的大小；2、稳压管Z用来确定漏源电压差Vds的取值，但对于希望产生的漏源电压差Vds的不同取值，需要相应地更换稳压管Z。
实用新型内容有鉴于此，本实用新型提供一种用于测试MOSFET的电路。本实用新型提供的一种用于测试MOSFET的电路，待测试的MOSFET为NM0SFET，且该电路包括可调接电压的电压源，其在测试时连接待测试NM0SFET的漏极；第一电阻，其一端接地、另一端在测试时连接待测试NM0SFET的源极；可调节脉冲信号的脉宽和幅度的脉冲发生器；运算放大器，其正输入端连接所述脉冲发生器、负输入端在测试时连接待测试NM0SFET的源极、输出端在测试时连接待测试NM0SFET的栅极；其中，在所述脉冲发生器于测试时产生的脉冲信号的高电平期间，输出端输出的电压信号使待测试NM0SFET导通、并驱使待测试NM0SFET的源极电压与脉冲信号的高电平电压一致；在所述脉冲发生器于测试时产生的脉冲信号的低电平期间，输出端输出的电压信号使待测试NM0SFET关闭。进一步包括第二电阻，其串联在所述运算放大器的输出端与地之间。进一步包括电容，其连接在所述运算放大器的输出端与负输入端之间。进一步包括第三电阻，其连接在所述运算放大器的正输入端与地之间。本实用新型提供的另一种用于测试MOSFET的电路，待测试的MOSFET为PM0SFET，且该电路包括可调接电压的电压源，其在测试时连接待测试PM0SFET的源极；[0025]第一电阻，其一端接地、另一端在测试时连接待测试PM0SFET的漏极；可调节脉冲信号的脉宽和幅度的脉冲发生器；运算放大器，其负输入端连接所述脉冲发生器、正输入端在测试时连接待测试PM0SFET的漏极、输出端在测试时连接待测试PM0SFET的栅极；其中，在所述脉冲发生器于测试时产生的脉冲信号的高电平期间，输出端输出的电压信号使待测试PM0SFET导通、并驱使待测试PM0SFET的漏极电压与脉冲信号的高电平电压一致；在所述脉冲发生器于测试时产生的脉冲信号的低电平期间，输出端输出的电压信号使待测试PM0SFET关闭。进一步包括第二电阻，其串联在所述运算放大器的输出端与地之间。进一步包括电容，其连接在所述运算放大器的输出端与正输入端之间。进一步包括第三电阻，其连接在所述运算放大器的负输入端与地之间。如上可见，在本实用新型中，冲击电流是通过将NM0SFET的源极电压或者PM0SFET的漏极电压施加在第一电阻两端来确定的，并且，本实施例利用运算放大器来调节NMOSFET或者PM0SFET的导通程度、以确保NMOSFET的源极电压或者PM0SFET的漏极电压与脉冲信号高电平期间的电压一致，因而就相当于将脉冲信号高电平期间的电压施加在第一电阻两端，从而能够使得冲击电流准确地受控于脉冲信号高电平期间的电压，相比于现有技术中通过调节MOSFET的导通程度来直接控制冲击电流的方式能够提高对冲击电流的控制精度；本实用新型还利用可调节电压的电压源来变更漏源电压差，从而无需再针对漏源电压差的不同取值而相应地更换稳压管。而且，本实用新型所提供的用于测试MOSFET的电路还具有成本低、使用简单等优点。
图1为一种MOSFET的参考SOA曲线的示意图；图2为现有技术中用于测试MOSFET的电路在测试时的结构示意图；图3为本实用新型实施例一中用于测试MOSFET的电路在测试时的结构示意图；图4为本实用新型实施例一中的电路针对一种MOSFET得到的测试结果与该MOSFET的参考SOA曲线的比对示意图；图5为本实用新型实施例二中用于测试MOSFET的电路在测试时的结构示意图。
具体实施方式
为使本实用新型的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本实用新型进一步详细说明。实施例一图3为本实用新型实施例一中用于测试MOSFET的电路在测试时的结构示意图。如图3所示，本实施例中以待测的MOSFET为NMOSFET为例，且本实施例中用于测试MOSFET的电路包括可调接电压的电压源(图3中仅示例性地示出了由该电压源提供的电压VDD0)，其在测试时连接待测试NMOSFET的漏极D，用以向待测试NMOSFET的漏极D提供预先被设定为任意特定值的电压VDD0、并在漏极D形成与该电压VDDO相等的漏极电压VD。电阻R1，其在测试时串联在待测试NMOSFET的源极S与地之间，即其一端接地、另一端在测试时连接待测试NM0SFET的源极S，用以在待测试NM0SFET导通时在源极S形成源极电压Vs。可调节脉冲信号的脉宽和幅度的脉冲发生器(图3中仅示例性地示出了由该脉冲发生器产生的脉冲信号)，用以在测试时产生脉宽和幅度被预先设定为任意特定值的脉冲信号。运算放大器A，其在测试时被另一电压源提供的工作电压VDDl驱动，该运算放大器A还具有正输入端h+、负输入端h_、以及输出端Out，其中正输入端In+连接上述脉冲发生器，用以在测试时接收脉冲发生器产生的脉冲信号；负输入端化_在测试时连接待测试NM0SFET的源极S，用以在测试时接收从待测试NM0SFET的源极S反馈而来的源极电压Vs ；输出端Out在测试时连接待测试NM0SFET的栅极G，用以在测试时依据脉冲信号的电压Vln和源极电压Vs而向待测试NM0SFET的栅极G输出电压信号，从而在测试时在栅极G形成栅极电压\。在脉冲发生器于测试时产生的脉冲信号的高电平期间输出端Out输出的电压信号使栅极G形成的栅极电压Ve升高至一特定的高电压值，以使待测试NM0SFET的栅极G与源极S之间的栅源电压差Ves大于等于待测试NM0SFET的导通电压，从而将NM0SFET导通、并在源极S产生了源极电压Vs ；进而，由于运算放大器A的负输入端的阻抗可以看作无穷大、即冲击电流Ids不会流向运算放大器A的负输入端L·!-，因而就能够由源极电压Vs与电阻Rl确定出流经待测试NM0SFET的冲击电流Ids的大�。煌保捎谑涑龆薕ut输出的电压信号的产生不仅仅依据脉冲信号在高电平期间的电压Vln、而是同时考虑到了脉冲信号在高电平期间的电压Vln和源极电压Vs之间的差异，因而该电压信号还能够通过调节栅极电压而Ve驱使待测试NM0SFET的源极电压Vs与脉冲信号高电平期间的电压Vln —致，从而利用脉冲信号高电平期间的电压Vln即可准确地控制冲击电流Ids的大�。徊⑶遥煽傻鹘拥缪沟牡缪乖吹牡缪筕DDO所确定的漏极电压Vd与受控于电压Vln的源极电压Vs之间的漏源电压差Vds也可以确定；如果在脉冲信号的高电平期间产生的冲击电流Ids和/或漏源电压差Vds使待测试NM0SFET烧毁，则源极电压Vs就会变为可调接电压的电压源提供的电压VDD0，此时，即可认定当前产生的冲击电流Ids和/或漏源电压差Vds大小位于SOA之外。在脉冲发生器于测试时产生的脉冲信号的低电平期间输出端Out输出的电压信号使栅极G形成的栅极电压Ve降低至一特定的低电压值，能够使待测试NM0SFET的栅源电压差Ves小于待测试NM0SFET的导通电压，从而将NM0SFET关闭、使源极电压Vs和电阻Rl所确定的冲击电流Ids消失。如上可见，本实施例所提供的电路中，可以通过选定脉冲信号的脉宽来确定NM0SFET的持续工作时间，并且通过选定脉冲信号的电压幅度来确定冲击电流Ids的取值，以及，利用可调接电压的电压源VDDO来确定漏源电压差Vds的取值。而且[0057]本实施例中的冲击电流Ids的取值是通过将源极电压Vs施加在电阻Rl两端来确定的，并且，本实施例利用运算放大器A来调节NM0SFET的导通程度、以确保源极电压Vs与脉冲信号高电平期间的电压Vln —致，因而就相当于将脉冲信号高电平期间的电压Vln施加在电阻Rl两端，从而能够使得冲击电流Ids的取值准确地受控于脉冲信号高电平期间的电压Vln，相比于现有技术中通过调节MOSFET的导通程度来直接控制冲击电流Ids的方式，能够提高对冲击电流Ids的控制精度；由于本实施例还利用了可调节电压的电压源VDDO来变更漏源电压差Vds，从而无需再针对漏源电压差Vds的不同取值而相应地更换稳压管。待测试NM0SFET的导通和关闭是随着脉冲信号交替的高电平和低电平而切换的，因而为了使待测试NM0SFET的导通和关闭的切换能够与脉冲信号尽可能同步，本实施例所提供的电路中可以进一步包括电阻R2，其串联在待测试NM0SFET的栅极G与地之间，用以在脉冲信号由高电平跳变至低电平的下降沿到来时使栅极G的电荷加速泄放、以使栅极电压\尽快降低至用于关闭NM0SFET的上述特定的低电压值，从而避免栅极电压Ve无法及时使待测试NM0SFET的栅源电压差Vgs恢复为可关闭NM0SFET的状态。为了提高冲击电流Ids的信号质量，本实施例所提供的电路中可以进一步包括电容C0，其连接在运算放大器A的输出端Out与负输入端In-之间，用以调节反馈回路的积分常数。为了避免在电路上电时由于瞬时电压而导致待测试NM0SFET被误开启甚至烧毁，本实施例所提供的电路中可以进一步包括电阻R3，其连接在运算放大器A的正输入端In+与地之间，用以在电路上电时将运算放大器A的正输入端In+拉低、以确保在待测试NM0SFET的初始状态保持在关闭状态。此外，本实施例中用于测试MOSFET的电路不但能够针对参考SOA曲线中未涵盖的情况测试出SOA内的冲击电流Ids和漏源电压差Vds，还能够用来修正DATASHEET中提供的参考SOA曲线。图4为本实用新型实施例一中的电路针对一种MOSFET得到的测试结果与该MOSFET的参考SOA曲线的比对示意图。如图4所示，某款MOSFET的DATASHEET中，针对MOSFET以100 μ s、lms、以及IOms这三种持续导通时间工作的情况，相应地给出了三条参考SOA曲线。利用本实施例中的电路就能够测试出除100 μ s、lms、以及IOms之外的以其他持续导通工作的情况下的SOA曲线。而且，对于MOSFET以IOms持续导通时间工作的情况，该参考SOA曲线中对应的冲击电流Ids的上限取值为3A，但利用本实施例中的电路测试出的上限取值可以达到7A。由此可见，参考SOA曲线所反映出的冲击电流Ids和漏源电压差Vds的上限取值通常比较保守，并且限制了 MOSFET的选型，而利用本实施例中的电路即可修正参考SOA曲线、以避免MOSFET的选型受到参考SOA曲线的保守限制。实施例二图5为本实用新型实施例二中用于测试MOSFET的电路在测试时的结构示意图。如图5所示，本实施例中以待测的MOSFET为PM0SFET为例，且本实施例中用于测试MOSFET的电路包括
7[0068]可调接电压的电压源(图5中仅示例性地示出了由该电压源提供的电压VDD0)，其在测试时连接待测试PM0SFET的源极S，用以向待测试PM0SFET的源极S提供预先被设定为任意特定值的电压VDD0、并在源极S形成与该电压VDDO相等的源极电压\。电阻R1，其串联在待测试PM0SFET的漏极D与地之间，即其一端接地、另一端在测试时连接待测试PM0SFET的漏极D，用以在待测试PM0SFET导通时在漏极D形成漏极电压VD。可调节脉冲信号的脉宽和幅度的脉冲发生器(图5中仅示例性地示出了由该脉冲发生器产生的脉冲信号)，用以在测试时产生脉宽和幅度被预先设定为任意特定值的脉冲信号。运算放大器A，其在测试时被另一电压源提供的工作电压VDDl驱动，该运算放大器A还具有正输入端h+、负输入端h_、以及输出端Out，其中正输入端化+在测试时连接待测试PM0SFET的漏极D，用以在测试时接收从待测试PM0SFET的漏极D反馈而来的漏极电压Vd ；负输入端In-连接上述脉冲发生器，用以在测试时接收脉冲发生器产生的脉冲信号；输出端Out在测试时连接待测试PM0SFET的栅极G，用以在测试时依据脉冲信号的电压Vln和源极电压Vs而向待测试PM0SFET的栅极G输出电压信号，从而在测试时在栅极G形成栅极电压\。在脉冲发生器于测试时产生的脉冲信号的高电平期间输出端Out输出的电压信号使栅极G形成栅极电压Ve降低至一特定的低电压值，以使待测试PM0SFET的栅极G与源极S之间的栅源电压差Ves(该栅源电压差Ves此时为负值)小于等于待测试PM0SFET的导通电压(该导通电压也为负值)，从而将PM0SFET导通、并在漏极D形成漏极电压Vd ；进而，由于运算放大器A的正输入端h+的阻抗可以看作无穷大、即冲击电流Isd (冲击电流Isd =冲击电流Ids的负值)不会流向运算放大器A的正输入端h+，因而就能够由漏极电压Vd与电阻Rl确定出流经待测试PM0SFET的冲击电流Isd的大�。煌保捎谑涑龆薕ut输出的电压信号的产生不仅仅依据脉冲信号在高电平期间的电压Vln、而是同时考虑到了脉冲信号在高电平期间的电压Vln和漏极电压Vd之间的差异，因而该电压信号还能够通过调节栅极电压\而驱使待测试PM0SFET的漏极电压Vd与脉冲信号高电平期间的电压Vln —致，从而利用脉冲信号高电平期间的电压Vln即可准确地控制冲击电流Isd的大小；并且，由可调接电压的电压源的电压VDDO所确定的源极电压Vs与受控于电压Vln的漏极电压Vd之间的源漏电压差Vsd(源漏电压差Vsd =漏源电压差Vds的负值)也可以确定；如果在脉冲信号的高电平期间产生的冲击电流1%和/或源漏电压差Vsd使待测试PM0SFET烧毁，则漏极电压Vd就会变为可调接电压的电压源提供的电压VDD0，此时，即可认定当前的冲击电流Ids和/或漏源电压差Vds大小位于SOA之外。在脉冲发生器于测试时产生的脉冲信号的低电平期间输出端Out输出的电压信号使栅极G形成的栅极电压\升高至一特定的高电压值，以使待测试PM0SFET的栅源电压差Ves(该栅源电压差Ves此时可以为负值、也可以正值)大于待测试NM0SFET的导通电压(该导通电压为负值)，从而将PM0SFET关闭、使漏极电压Vd和电阻Rl所确定的冲击电流Isd消失。如上可见，本实施例所提供的电路中，可以通过选定脉冲信号的脉宽来确定PM0SFET的持续工作时间，并且通过选定脉冲信号的电压幅度来确定冲击电流Isd的取值，以及，利用可调接电压的电压源VDDO来确定源漏电压差Vsd的取值。而且本实施例中的冲击电流Ids的取值是通过将漏极电压Vd施加在电阻Rl两端来确定的，并且，本实施例利用运算放大器A来调节PM0SFET的导通程度、以确保漏极电压Vd与脉冲信号高电平期间的电压Vln —致，因而就相当于将脉冲信号高电平期间的电压Vln施加在电阻Rl两端，从而能够使得冲击电流Ids的取值准确地受控于脉冲信号高电平期间的电压Vln，相比于现有技术中通过调节MOSFET的导通程度来直接控制冲击电流Ids的方式，能够提高对冲击电流Ids的控制精度；由于本实施例还利用了可调节电压的电压源VDDO来变更漏源电压差Vds，从而无需再针对源漏电压差Vsd的不同取值而相应地更换稳压管。待测试PM0SFET的导通和关闭是随着脉冲信号交替的高电平和低电平而切换的，因而为了使待测试PM0SFET的导通和关闭的切换能够与脉冲信号尽可能同步，本实施例所提供的电路中可以进一步包括电阻R2，其串联在待测试PM0SFET的栅极G与地之间，用以在脉冲信号由低电平跳变至高电平的上升沿到来时使栅极G的电荷加速泄放、以使栅极电压Ve尽快降低至用于开启PM0SFET的上述特定低电压值，从而避免栅极电压Ve无法及时使待测试PM0SFET的栅源电压差Vgs恢复为可导通PM0SFET的状态。为了提高冲击电流Isd的信号质量，本实施例所提供的电路中可以进一步包括电容C0，其连接在运算放大器A的输出端Out与正输入端IN+之间，用以调节反馈回路的积分常数。为了避免在电路上电时由于瞬时电压而导致待测试PM0SFET被误开启甚至烧毁，本实施例所提供的电路中可以进一步包括电阻R3，其连接在运算放大器A的负输入端In-与地之间，用以在电路上电时将运算放大器A的负输入端In-拉低、以确保在待测试PM0SFET的初始状态保持在关闭状态。此外，与实施例一同理，本实施例中用于测试MOSFET的电路不但能够针对参考SOA曲线中未涵盖的情况测试出SOA内的冲击电流Isd和源漏电压差Vsd，还能够用来修正DATASHEET中提供的参考SOA曲线。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。
权利要求1.一种用于测试MOSFET的电路，其特征在于，待测试的MOSFET为NM0SFET，且该电路包括可调接电压的电压源，其在测试时连接待测试NM0SFET的漏极；第一电阻，其一端接地、另一端在测试时连接待测试NM0SFET的源极；可调节脉冲信号的脉宽和幅度的脉冲发生器；运算放大器，其正输入端连接所述脉冲发生器、负输入端在测试时连接待测试NM0SFET的源极、输出端在测试时连接待测试NM0SFET的栅极；其中，在所述脉冲发生器于测试时产生的脉冲信号的高电平期间，输出端输出的电压信号使待测试NM0SFET导通、并驱使待测试NM0SFET的源极电压与脉冲信号的高电平电压一致；在所述脉冲发生器于测试时产生的脉冲信号的低电平期间，输出端输出的电压信号使待测试NM0SFET关闭。
2.根据权利要求1所述的电路，其特征在于，进一步包括第二电阻，其串联在所述运算放大器的输出端与地之间。
3.根据权利要求1或2所述的电路，其特征在于，进一步包括电容，其连接在所述运算放大器的输出端与负输入端之间。
4.根据权利要求1或2所述的电路，其特征在于，进一步包括第三电阻，其连接在所述运算放大器的正输入端与地之间。
5.一种用于测试MOSFET的电路，其特征在于，待测试的MOSFET为PM0SFET，且该电路包括可调接电压的电压源，其在测试时连接待测试PM0SFET的源极；第一电阻，其一端接地、另一端在测试时连接待测试PM0SFET的漏极；可调节脉冲信号的脉宽和幅度的脉冲发生器；运算放大器，其负输入端连接所述脉冲发生器、正输入端在测试时连接待测试PM0SFET的漏极、输出端在测试时连接待测试PM0SFET的栅极；其中，在所述脉冲发生器于测试时产生的脉冲信号的高电平期间，输出端输出的电压信号使待测试PM0SFET导通、并驱使待测试PM0SFET的漏极电压与脉冲信号的高电平电压一致；在所述脉冲发生器于测试时产生的脉冲信号的低电平期间，输出端输出的电压信号使待测试PM0SFET关闭。
6.根据权利要求5所述的电路，其特征在于，进一步包括第二电阻，其串联在所述运算放大器的输出端与地之间。
7.根据权利要求5或6所述的电路，其特征在于，进一步包括电容，其连接在所述运算放大器的输出端与正输入端之间。
8.根据权利要求5或6所述的电路，其特征在于，进一步包括第三电阻，其连接在所述运算放大器的负输入端与地之间。
专利摘要本实用新型提供了一种用于测试MOSFET的电路。在本实用新型中，冲击电流是通过将NMOSFET的源极电压或者PMOSFET的漏极电压施加在第一电阻两端来确定的，并且，本实施例利用运算放大器来调节NMOSFET或者PMOSFET的导通程度、以确保NMOSFET的源极电压或者PMOSFET的漏极电压与脉冲信号高电平期间的电压一致，因而就相当于将脉冲信号高电平期间的电压施加在第一电阻两端，从而能够使得冲击电流准确地受控于脉冲信号高电平期间的电压；本实用新型还利用可调节电压的电压源来变更漏源电压差，从而无需再针对漏源电压差的不同取值而相应地更换稳压管。
文档编号G01R31/26GK202330636SQ20112049702
公开日2012年7月11日 申请日期2011年12月1日 优先权日2011年12月1日
发明者刘忠党, 邱卫强 申请人:杭州华三通信技术有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
