专利名称：基于嵌入式电力系统谐波分析仪的制作方法
技术领域：
本实用新型属于谐波测量技术领域，特别涉及一种基于嵌入式电力系统 谐波分析仪。
背景技术：
谐波对公用电网和其他系统均能产生较大�：Γ虼耍巢ㄎ廴荆� 把谐波含量控制在允许范围内，己成为主管部门和用电单位的共同奋斗目标。 目前，我国电力系统谐波测量分析方面正飞速发展，技术水平不断提高，但 与国外还有较大差距，在测量精度、实时性、造价方面与国外都有很大差距， 而且大多数现有谐波测量分析仪器功能单一，性价比不高。
在国外工业发达国家，电能质量问题早己被当作电力系统面临的重要问 题看待，各国均在加强有关电能质量问题的研究，并提出一系列综合检测控 制和管理方法。
电力系统谐波测量仪器的传统设计大多采用工业计算机和数据采集卡， 来实现电能质量的数据采集和分析，这类设备主要存在以下不足由于采用 计算机作为现场检测分析工具，导致设备成本偏高；设备配制的灵活性、通 用性比较差，往往只能用于特定的操作环境；现场设备不具备实时分析能力， 大量采样数据都要传给专门的分析工具去处理，导致对现场设备的存储量要 求很大。另外，PC机的采用加大了设备的成本。因此，需要设计和开发新型 的电力系统谐波测量仪器，同时它必须具有很高的实时性，并且能根据需要 随时查阅历史测量数据。发明内容
本实用新型的目的在于克服上述现有技术的不足，提供了一种基于嵌入 式电力系统谐波分析仪，能够实时测量电网谐波情况，具有测量精度高、简 易便携的优点。
为了实现上述目的，本实用新型采用的技术方案是基于嵌入式电力系
统谐波分析仪，包括有嵌入式微处理器1、 FFT运算单元8和对采集数据进行 处理的信号处理电路31;微处理器1通过Avalon总线与FFT运算单元8相连 接，FFT运算单元8的信号输入端与存储器7的信号输出端相连，存储器7 的信号输入端与AD控制器6的信号输出端相连，AD控制器6的信号输入、 输出端分别与AD转换器5的输入、输出端相连，AD转换器5的输入端与信 号处理电路31的输出端相连接。
所述的信号处理电路31包括电压电流互感器组2、信号整理电路3和抗 混叠滤波电路4;所述的电压电流互感器组2的输入端接收采集的电压电流信 号，电压电流互感器组2的输出端连接信号整理电路3的输入端；所述信号 整理电路3的输出端连接抗混叠滤波电路4的输入端；所述的抗混叠滤波电 路4的信号输出端连接AD转换器5的信号输入端。
所述的微处理器1还通过Avalon总线与EPCS控制器25相连接，EPCS 控制器25与USB配置电路23输出端相连，USB配置电路23上设有USB接 口， USB配置电路23的信号输出还与EPCS16主动串行配置器24的信号输 入端相连，EPCS16主动串行配置器24的信号输出端与EPCS控制器25的信 号输入端相连。
所述的微处理器1还通过Avalon总线与VGADAC控制器11相连接， VGADAC控制器11相连接的信号输入、输出端与数模转换芯片VGADAC10相连。
所述的微处理器1还通过Avalon总线与LCD控制器13相连接，LCD控 制器13的信号输出端与LCD显示电路相连。
所述的微处理器1还通过Avalon总线与串口控制器15相连，串口控制器 15的输入、输出端与RS232串行通信接口 14相连。
所述微处理器1还通过Avakm总线与键盘控制器17相连，键盘控制器 17的输入端与键盘16相连。
所述的微处理器1还通过Avalon总线与SDRAM控制器19相连，SDRAM 控制器19的输入、输出端与存储器SDRAM18相连。
所述的微处理器1还通过Avalon总线与FLASH控制器21相连接，FLASH 控制器21的输入、输出端与存储器FLASH20相连。
所述的微处理器1还通过Avalon总线与复位电路26相连。
所述的微处理器1还通过Avalon总线与提供工作时钟信号的时钟电路27 相连。
所述的微处理器1还通过Avalon总线与指示灯电路28相连。 所述的微处理器1还通过Avalon总线与以太网控制器30相连接，以太网 控制器30与以太网接口 29相连。
所述的微处理器1为嵌入式软核处理器MosII。 本实用新型采用以上技术方案将达到如下的技术效果 本实用新型的基于嵌入式的电力系统谐波分析仪中，所述的信号整理电 路用于将采集到的信号整理后输送到采样处理电路中，避免杂波干扰出现误 差，从而保证测量数据的准确；分析仪采用FPGA芯片中集成软核处理器作 为数字处理器，可根据需要对系统进行软硬件的升级，简易便携，可作为现场测量分析工具。
附图为本实用新型的结构原理框图。 具体实施方法
以下结合附图对本实用新型的结构原理和工作原理作进一歩详细说明。 参见附图，基于嵌入式电力系统谐波分析仪，包括有嵌入式微处理器l、
FFT运算单元8和对采集数据进行处理的信号处理电路31。微处理器1为嵌 入式软核处理器NiosII。 FFT运算单元8，它是由硬件描述语言设计的控制 电路和FPGA中的乘法加法单元等逻辑电路构成的一个用来对采样信号进行 FFT运算的运算单元。微处理器1通过Avalon总线与FFT运算单元8相连接， FFT运算单元8的信号输入端与存储器7的信号输出端相连，存储器7的信 号输入端与AD控制器6的信号输出端相连，AD控制器6的信号输入、输出 端分别与AD转换器5的输入、输出端相连，AD转换器5的输入端与信号处 理电路31相连接。AD转换器5主要由AD73360组成，该器件为六通道十六 位AD转换器，它保证6路模拟信号同时采样，且在变换过程中延迟很小， 从而有效减少了由于采样时间不同而产生的相位误差，且其采样频率和输入 信号增益可编程控制。AD73360支持六线工业标准同步串行接口，从AD转 换器5输出的数字信号经AD控制器6进行串并转化后，以并行数据的形式 存入存储器7，存储器7存满1024个数据后，如果FFT运算单元8完成上一 次运算，则开始从存储器7读取数据开始进行傅里叶变换，变换结果经Avalon 总线送入微处理器1内进行运算。所述的信号处理电路31包括电压电流互感 器组2、信号整理电路3和抗混叠滤波电路4。所述的电压电流互感器组2的 输入端用于接收采集的电压电流信号，电压电流互感器组2的输出端连接信号整理电路3的输入端。所述信号整理电路3的信号输入端连接电压电流互
感器组2的信号输出端，信号整理电路3的信号输出端连接抗混叠滤波电路4 的信号输入端。所述的抗混叠滤波电路4的信号输出端连接AD转换器5的 信号输入端。所述的微处理器1还通过Avalon总线与VGADAC控制器11相 连接，VGADAC控制器11的信号输出端与数模转换芯片VGA DAC10的输 入端相连，数模转换芯片VGADAC10的输出端与VGA接口 9相连。所述的 微处理器1还通过Avalon总线与LCD控制器13相连接，LCD控制器13的 信号输出端与LCD显示器12相连，LCD12可直接显示仪器测量结果，LCD 控制器13将微处理器1的运算结果转换成可在LCD显示器12中显示的数据。 所述的微处理器1还通过Avalon总线与串口控制器15相连，串口控制器15 的输入、输出端与RS232串行通信接口 14相连。所述的微处理器1还通过 Avalon总线与键盘控制器17相连，键盘控制器17的输入端与键盘16相连。 键盘16信号在键盘控制器中被编码成二进制代码，并且当有按键按下时键盘 控制器17会对微处理器1产生中断请求，从而使微处理器1对相应键盘16 操作，此外键盘控制器17还有防抖功能，可以消除按键抖动产生的误动作。 所述的微处理器1还通过Avalon总线与SDRAM控制器19相连，《DRAM控 制器19的输入、输出端与存储器SDRAM18相连。存储器SDRAM18作为 NiosII的RAM与程序运行空间，SDRAM控制器19负责存储器SDRAM18 与微处理器1之间的数据传递。所述的微处理器1还通过Avalon总线与 FLASH控制器21相连接，FLASH控制器21的输入、输出端与程序存储器 FLASH20相连。FLASH控制器21负责微处理器1与程序存储器FLASH20 之间的程序传递。所述的微处理器1还通过Avalon总线与EPCS控制器25相 连接，EPCS控制器25与USB配置电路23输出端相连，USB配置电路23上设有USB接口， USB配置电路23的信号输出还与EPCS16主动串行配置器 24的信号输入端相连，EPCS16主动串行配置器24的信号输出端与EPCS控 制器25的信号输入端相连。USB配置电路23由FT232BM和EPM3128AT 组成实现微处理器1与计算机相连，以完成系统调试与程序下载功能。下载 配置�？橛氲魇杂辛街止ぷ髂Ｊ剑ü桓隹乩词迪至街帜Ｊ街涞淖唬� 这两种模式为联合测试行动组模式JTAG和主动串行模式AS， JTAG是Joint Test Action Group联合测试行动组的英文縮写，是一种国际标准测试协议。 JTAG主要有两大类 一类用于测试芯片的电气特性，检测芯片是否有问题； 另一类用于调试，对各类芯片以及其外围设备进行调试。JTAG模式下配置电 路与FPGA连接可对FPGA进行配置并调试，AS模式下配置电路与EPCS16 相连，把配置文件下载到EPCS16主动串行配置器24中，系统上电后，由 EPCS16主动串行配置器24实现对FPGA的配置。所述的微处理器1还通过 Avalon总线与复位电路26相连。所述的微处理器1还通过Avalon总线与提 供工作时钟信号的时钟电路27相连。时钟电路27为系统提供工作时钟。所 述的微处理器1还通过Avalon总线与指示灯电路28相连，指示灯28为系统 工作状态提供指示。所述的微处理器1还通过Avalon总线与以太网控制器30 的以太网接口 29相连，通过以太网接口 29可实现仪器测量数据直接上传到 网络。
本使用新型的工作原理是
从现场取来的电压和电流信号，首先进入电压电流互感器组2，电压电流
互感器组2将电压和电流信号降压限流处理后进入信号调理电路3;信号调理 电路3完成对电压信号的电平调整；经过电压电流互感器组2、信号调理电路
处理后，从现场取来的高压、大电流信号就转换成适合后续电路处理的弱电信号，接着该弱电信号进入低通抗混叠滤波电路滤除高频信号成分，使输入 AD转换器的信号为有限带宽信号，该信号调理电路3是以很小的衰减让有效 的频率信号通过，而抑制频带以外的频率信号，从而防止信号的频谱发生混
叠及高频干扰，再加上后级电路中AD转换器本身各通道都具有内置的抗混 叠滤波器并采用E-△以及过采样技术，这使得本系统具有良好的抗干扰能力 和抗混叠性能，这也保证了FFT运算能够得到准确的结果；AD转换后的数字 信号存入存储器5中，存储器5为异步双端口 RAM，此存储器在QuartusII中 调用参数化功能�？長PM得到，它采用异步时钟，输入端时钟与AD采样频率 相同，输出端时钟与FFT运算单元时钟频率相同，这样可以有效保证FFT运 算单元的快速性；存储器中存满1024个数据后，FFT运算单元8完成上一次 转换的情况下，开始从存储器5中读取数据，进行傅里叶变换，变换后的数 据再经NiosII处理器l进行相关运算、处理，经显示电路显示出测量结果。 分析仪采用FPGA芯片中集成软核处理器NiosII作为数字处理器，它是一种 可配置32位软核处理器，用户可根据需要在SOPC Builder中对其进行配置， 只保留用户需要的那一部分功能，而对不需要的功能进行裁剪，这可大大节 约处理器所占资源，提高系统运行速率。在NiosII软核处理器中可直接用C 语言或者32位汇编语言进行程序设计，来实现各种运算、控制、显示功能， 也可在其中移植操作系统，如^c/os-n，实现多任务、多进程，它完全可以 实现其他硬核嵌入式系统的功能，又具有硬核嵌入式系统所不具备的系统可 裁剪性。FPGA在分析仪中的使用使得系统电路简单，处理器与各外部电路的 接口以及控制电路都在FPGA内部用硬件描述语言设计而成，无需外加额外 器件，同时也减少了系统软件程序的复杂程度，把许多需要用软件来实现的 任务由硬件来完成，这也提高了系统运行的速度，提高了系统测量的实时性。分析仪采用键盘和显示器作为人机接口，操作人员可通过键盘电路16、 17对
系统输入命令，以使分析仪完成不同数据的测量；LCD显示器12、 LCD控 制器13和VGA接口9、 VGADACIO、 VGADAC控制器ll，显示部分可实 时显示测量结果，其中VGA显示部分是系统的扩展功能，是LCD显示的补 充，可直接与VGA显示器连接，可达到比LCD显示更加清晰的效果。
权利要求1、基于嵌入式电力系统谐波分析仪，其特征在于，包括有嵌入式微处理器(1)、FFT运算单元(8)和对采集数据进行处理的信号处理电路(31)；微处理器(1)通过Avalon总线与FFT运算单元(8)相连接，FFT运算单元(8)的信号输入端与存储器(7)的信号输出端相连，存储器(7)的信号输入端与AD控制器(6)的信号输出端相连，AD控制器(6)的信号输入、输出端分别与AD转换器(5)的输入、输出端相连，AD转换器(5)的输入端与信号处理电路(31)的输出端相连接。
2、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于， 所述的信号处理电路(31)包括电压电流互感器组(2)、信号整理电路(3) 和抗混叠滤波电路(4)，所述的电压电流互感器组(2)的输入端接收采集的 电压电流信号，电压电流互感器组(2)的输出端连接信号整理电路(3)的 输入端，所述的整理电路(3)的信号输出端连接抗混叠滤波电路(4)的输 入端，所述的抗混叠滤波电路(4)的信号输出端连接AD转换器(5)的信 号输入端。
3、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于， 所述的微处理器(1)还通过Avalon总线与EPCS控制器(25)相连接，EPCS 控制器(25)与USB配置电路(23)输出端相连，USB配置电路(23)上设 有USB接口， USB配置电路(23)的信号输出还与EPCS (16)主动串行配 置器(24)的信号输入端相连，EPCS (16)主动串行配置器(24)的信号输 出端与EPCS控制器(25)的信号输入端相连。
4、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于，所述的微处理器(1)还通过Avalon总线与VGADAC控制器(11)相连接， VGADAC控制器(ll)相连接的信号输入、输出端与数模转换芯片VGA DAC(10)相连。
5、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于， 所述的微处理器(l)还通过Avalon总线与LCD控制器(13)相连接，LCD控 制器(13)的信号输出端与LCD显示电路(12)相连。
6、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于， 所述的微处理器(1)还通过Avalon总线与串口控制器(15)相连，串口控制 器(15)的输入、输出端与RS232串行通信接口(14)相连，微处理器(1)还通 过Avalon总线与键盘控制器(17滩连，键盘控制器(17)的输入端与键盘(16)相 连。
7、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于， 所述的微处理器(1 )还通过Avalon总线与SDRAM控制器(19)相连，SDRAM 控制器(19)的输入、输出端与存储器SDRAM (18)相连。
8、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于， 所述的微处理器(l)还通过Avalon总线与FLASH控制器(21)相连接，FLASH 控制器(21)的输入、输出端与程序存储器FLASH(20)相连。
9、 根据权利要求1所述的基于嵌入式电力系统谐波分析仪，其特征在于， 所述的微处理器(l)还通过Avalon总线分别与复位电路(26)、时钟电路(27)、 指示灯电路(28)、以太网控制器(29)相连，以太网控制器(30)与以太网 接口 (29)相连。
专利摘要基于嵌入式电力系统谐波分析仪，包括有嵌入式微处理器1、FFT运算单元8和信号处理电路31，微处理器1通过Avalon总线与FFT运算单元8相连接，FFT运算单元8的信号输入端与存储器7的信号输出端相连，存储器7的信号输入端与AD控制器6的信号输出端相连，AD控制器6分别与AD转换器5相连，AD转换器5的输入端与信号处理电路31相连接，信号获取电路接收电网信号，信号整理后，经AD转换器转化为数字信号，送到FFT运算单元变换，再经NiosII运算、处理，显示测量结果，具有可根据需要对系统进行软硬件的升级、简易便携的特点。
文档编号G01R23/16GK201429650SQ200920033660
公开日2010年3月24日 申请日期2009年6月24日 优先权日2009年6月24日
发明者东 刘, 尹向雷, 张文苑, 静 杨, 豪 王, 郑恩让, 马令坤, 宁 高 申请人:陕西科技大学
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
