亚星游戏官网-www.yaxin868.com

空间效应试验板、试验系统以及测试器件空间效应的方法
【专利摘要】本申请提供一种空间效应试验板，包括处理器、与所述处理器关联的控制模块、与所述控制模块关联的检测模块、以及与所述检测模块和所述控制模块关联的用于承载Flash型FPGA器件的适配器，处理器根据主控单元的指令向所述控制模块发出相应的测试信号，控制模块根据该测试信号激励适配器承载的Flash型FPGA器件，并控制检测模块获取适配器承载的Flash型FPGA器件的输出电流信息/逻辑编码，检测模块将获取到的电流信息/逻辑编码传输至处理器，并经处理器处理后反馈至主控单元。另外，本申请还公开了一种空间效应试验系统和测试Flash型FPGA器件空间效应的方法。其可以准确地记录被测Flash型FPGA器件在何时发生了单粒子闩锁或单粒子翻转。能够帮助试验人员有效地评估被测Flash型FPGA器件的性能。
【专利说明】空间效应试验板、试验系统以及测试器件空间效应的方法

【技术领域】
[0001]本发明涉及半导体领域，特别涉及一种用于Flash型FPGA的试验板。

【背景技术】
[0002]FPGA(现场可编程门阵列)是现代通信技术、电子技术、计算机技术、自动化技术中广泛采用的重要工具，在航天集成电路中占有重要地位，其主要分为反熔丝型、SRAM型和Flash型三种。Flash型FPGA的可编程单元为Flash存储单元，利用晶体管中的浮栅存储编程信息。Flash型FPGA使用时无需附加PROM，上电时间也很短，另外Flash相比于SRAM不容易出现单粒子翻转，因此Flash型FPGA很适合航天应用。
[0003]Flash型FPGA在用于空间系统之前，务必要对其进行充分的空间效应试验评估。目前，器件级空间效应试验通常采用在同一测试信号下辐照器件和非辐照器件的输出进行比对的方法，通过比较输出结果的差异来判定单粒子效应。比较手段通常采用外部监听或手工操作，即在空间效应环境下在试验板上外接逻辑分析仪、示波器和电流表的方式，对辐照器件和非辐照器件进行观测，当辐照器件发生单粒子闩锁、单粒子翻转时，记录输出电流信息和逻辑编码，并人工切断电源。但是对Flash型FPGA采用传统试验方法，利用示波器只能观测到外围接口的逻辑，对内部单元翻转的观测能力有限，无法有效地评估出单粒子翻转的次数，实现复杂且不易调试。因此Flash型FPGA在传统方法试验中，不能采用辐照器件与非辐照器件输出比对的方法。


【发明内容】

[0004]鉴于现有技术中存在的问题，本发明提供一种空间效应试验板，能够与主控单元连接，包括处理器，与所述处理器关联的控制模块，与所述控制模块关联的检测模块，以及与所述检测模块和所述控制模块关联的用于承载Flash型FPGA器件的适配器，其中，所述处理器根据所述主控单元的指令向所述控制模块发出相应的测试信号，所述控制模块根据该测试信号激励适配器承载的Flash型FPGA器件，并控制所述检测模块获取所述适配器承载的Flash型FPGA器件的输出电流信息/逻辑编码，所述检测模块将获取到的电流信息/逻辑编码传输至所述处理器，并经所述处理器处理后反馈至所述主控单元。
[0005]本发明提供的空间效应试验板的模块之间相互关联，可以通过网络外接主控计算机，从而对检测逻辑编码进行存储、分析对比和实时显示，克服常规技术中只能观测到外围接口的逻辑，对内部单元翻转的观测能力有限，无法有效地评估出单粒子翻转的次数，实现复杂且不易调试等缺陷。
[0006]在本发明的一些实施方式中，包括设置于所述处理器和所述主控单元之间用于信号/传输的通信模块以及为各模块供电的电源模块。
[0007]在本发明的一些实施方式中，所述适配器设置于所述试验板的上半部分的中间位置。
[0008]在本发明的一些实施方式中，所述处理器设置于所述试验板的下半部分的中间位置。
[0009]在本发明的一些实施方式中，所述处理器为ARM。
[0010]本发明还提供了一种空间效应试验系统，包括主控单元，与所述主控单元关联的比较单元和两个试验板，其中，第一试验板位于辐照环境内，第二试验板位于辐照环境外，所述主控单元接收所述第一试验板的处理器反馈的第一输出电流信息/逻辑编码和所述第二试验板的处理器反馈的第二输出电流信息/逻辑编码，并将其发送给所述比较单元进行比较处理。
[0011]再者，本发明还提供了一种利用空间效应试验系统测试Flash型FPGA器件空间效应的方法，包括a.将被测Flash型FPGA器件放置于第一试验板，将参照Flash型FPGA器件放置于第二试验板；b.主控单元向第一试验板和第二试验板发送指令，使所述第一试验板和所述第二试验板同时开始工作；c.对所述第一试验板进行单粒子辐照，将被测Flash型FPGA器件的第一输出电流信息/逻辑编码和参照Flash型FPGA器件的第二输出电流信息/逻辑编码发送回所述主控单元，所述主控单元对所述第一输出电流信息/逻辑编码和所述第二输出电流信息/逻辑编码实时存储并发送给所述比较单元进行对比分析；d.当所述第一输出电流信息超过所述第二输出电流信息出现跃变时，所述比较单元判定所述被测Flash型FPGA器件出现单粒子闩锁，当所述第一输出逻辑编码与所述第二输出逻辑编码不一致时，所述比较单元判定所述被测Flash型FPGA器件发生单粒子翻转。
[0012]利用上述的检测方法，可以实时监控和对比两个试验板的输出电流信息/逻辑编码，准确地记录被测Flash型FPGA器件在何时发生了单粒子闩锁或单粒子翻转。能够帮助试验人员有效地评估被测Flash型FPGA器件的性能。
[0013]在本发明的一些实施方式中，还包括所述步骤a和b之间的步骤al:所述主控单元通过ARM处理器向第一试验板发送指令，记录被测Flash型FPGA器件的输出电流信息/逻辑编码为预存输出电流信息/逻辑编码；并且在所述步骤d中，利用所述比较单元将所述第一输出电流信息分别和所述第二输出电流信息、预存电流信息对比，当所述第一输出电流信息超出所述第二输出电流信息和预存电流信息出现跃变时，所述比较单元判定所述被测Flash型FPGA器件出现单粒子闩锁；利用所述比较单元将所述第一输出逻辑编码分别和所述第二输出逻辑编码、预存逻辑编码对比，当所述第一输出逻辑编码与所述第二输出逻辑编码和预存逻辑编码均不一致时，所述比较单元判定所述被测Flash型FPGA器件发生单粒子翻转。为避免空间效应试验过程中参照Flash型FPGA器件工作出现异常，在主控单元中预先存储被测Flash型FPGA器件的输出电流信息/逻辑编码，并将试验过程中辐照状态下的被测Flash型FPGA器件的输出电流信息/逻辑编码与参照Flash型FPGA器的输出电流信息/逻辑编码以及预存电流信息/逻辑编码进行对比，从而判断其是否发生了单粒子翻转或单粒子闩锁，增加了试验的可靠性。
[0014]在本发明的一些实施方式中，还包括所述步骤b和c之间的步骤:利用所述比较单元将所述第一试验板上被测Flash型FPGA器件的输出电流信息/逻辑编码与所述预存输出电流信息/逻辑编码进行对比，判断输出电流信息/逻辑编码是否在允许范围内，当在允许范围内时，进入步骤C，当超出允许范围时，返回步骤al。
[0015]为了避免预存的被测Flash型FPGA器件输出电流信息/逻辑编码存在错误，因此设计了验证程序，当发现空间效应试验前实际的被测Flash型FPGA器件输出电流信息/逻辑编码与预存的被测Flash型FPGA器件输出电流信息/逻辑编码具有较大偏差时，自动将数据进行存储覆盖。

【专利附图】

【附图说明】
[0016]图1为本发明一实施方式的试验板与主控计算机和程控电源的安装示意图；
[0017]图2为本发明一实施方式的试验板的各部件连接关系示意图；

【具体实施方式】
[0018]下面结合附图对本发明的【具体实施方式】进行描述，应当理解，此处所描述的具体实施例仅用于理解本发明，并不用于限定本发明。
[0019]如图1所示，利用本发明的空间效应试验板进行辐照试验时，需要将两个试验板分别置于辐照环境内和辐照环境外。并分别与主控计算机和程控电源连接。其中，两块试验板与程控电源均通过路由器连接主控计算机，主控计算机控制程控电源向试验板提供工作电压或者断电。路由器组成数据传输通道，通过TCP/IP协议实现主控计算机与试验板的通讯，以及数据的高速传输。
[0020]如图2所示，本发明一实施方式中的试验板包括电源模块、ARM处理器、通信模块、控制模块、检测模块、Flash型FPGA适配器。
[0021]其中，电源模块与程控电源连接，为试验板上各模块提供工作电压，并接收控制模块指令，向固定于Flash型FPGA适配器承载的器件供电。
[0022]通信模块用于支持ARM处理器和主控计算机的通讯。ARM处理器通过通信块从主控计算机获取控制指令并送至控制模块，同时也可以将检测模块获取的检测数据通过通信模块传送给主控计算机。
[0023]控制模块根据接收的ARM处理器向其输入的地址码、指令码进行译码，向Flash型FPGA适配器承载的被测Flash型FPGA器件输出测试信号，并控制检测模块对被测Flash型FPGA器件的输出电流信息/逻辑编码进行检测。
[0024]检测模块对被测Flash型FPGA器件的输出电流信息/逻辑编码进行检测，并把检测数据传送给ARM处理器。
[0025]Flash型FPGA适配器可以方便地承载被测试的Flash型FPGA器件。
[0026]下面具体介绍本发明空间效应试验平台的工作过程。
[0027](I)主控计算机通过控制程控电源同时向第一试验板和第二试验板提供电源，完成上电。第一试验板上承载有被测Flash型FPGA器件，第二试验板上承载有参照Flash型FPGA器件。
[0028](2)上电后，两块试验板上各模块均进入工作状态，ARM处理器完成程序初始化，并与主控计算机的通过通信模块建立网络链接。主控计算机通过网络可以访问ARM处理器，对ARM处理器发送控制指令，也可以接收ARM处理器通过已建立的高速数据传输通道发回的数据。
[0029](3)主控计算机通过已建立的高速通讯通道向两块试验板上固定的被测Flash型FPGA器件和参照Flash型FPGA器件发送相同的指令，检测模块检测参照Flash型FPGA器件的输出电流信息/逻辑编码，并将所得的检测电流信息/逻辑编码经由通信模块以及ARM处理器发送至主控计算机，主控计算机将所得的检测电流信息/逻辑编码与预存的参照Flash型FPGA器件的常规输出电流信息/逻辑编码进行对比，查看输出电流信息/逻辑编码是否正确。
[0030]同时，检测模块检测被测Flash型FPGA器件的输出电流信息/逻辑编码，并将所得到的检测电流信息/逻辑编经由通信模块以及ARM处理器发送至主控计算机，主控计算机将所得的检测电流信息/逻辑编码与预存的被测Flash型FPGA器件的常规输出电流信息/逻辑编码进行对比，查看输出电流信息/逻辑编码是否正确。
[0031]若两个数值均正确，则进入下一步。若经过多次测试，被测Flash型FPGA器件的输出电流信息/逻辑编码仍不符合其预存的常规输出电流信息/逻辑编码，则利用该电流信息/逻辑编码替换预存的被测Flash型FPGA器件电流信息/逻辑编码。同样，若经过多次测试，参照Flash型FPGA器件输出电流信息/逻辑编码仍不符合其预存的常规输出电流信息/逻辑编码，则利用输出电流信息/逻辑编码替换预存的参照Flash型FPGA器件输出电流信息/逻辑编码。
[0032](4)对第一试验板进行单粒子辐照，主控计算机通过已建立的高速通讯通道向两块试验板发送相同指令，使第一试验板和第二试验板同时开始工作。
[0033](5)检测模块检测被测Flash型FPGA器件在辐照过程中的输出电流信息/逻辑编码，并通过已建立的通讯通道反馈至主控计算机，主控计算机接收数据后进行实时显示和记录存盘；检测模块同时检测参照Flash型FPGA器件的输出电流信息/逻辑编码，并通过已建立的通讯通道反馈至主控计算机，主控计算机接收数据后进行实时显示和记录存盘。
[0034](6)主控计算机将二者进行对比，当被测Flash型FPGA器件的输出电流信息与参照Flash型FPGA器件的输出电流信息相比出现跃变的大电流现象，可以确定此时被测Flash型FPGA器件出现单粒子闩锁。当被测Flash型FPGA器件的输出逻辑编码与参照Flash型FPGA器件的输出逻辑编码不一致时，可以确定此时该Flash型FPGA器件出现单粒子翻转。
[0035]在此步骤中，一种优选的判定被测Flash型FPGA器件是否出现单粒子闩锁的方案为:
[0036]将检测模块检测到的参照Flash型FPGA器件的输出电流信息(CCl)与其预存的输出电流信息(CCO)进行对比，以确认参照Flash型FPGA器件处于正常工作状态；
[0037]将检测模块检测到的被测Flash型FPGA器件的输出电流信息(TCl)与其预存的输出电流信息(TCO)以及上述的检测模块检测到的参照Flash型FPGA器件的输出电流信息(CCl)分别进行对比，当出现跃变的大电流现象，可以确定此时被测Flash型FPGA器件出现单粒子闩锁。
[0038]一种优选的判定被测Flash型FPGA器件是否出现单粒子翻转的方案为:
[0039]将检测模块检测到的参照Flash型FPGA器件的输出逻辑编码(⑶I)与其预存的输出逻辑编码(⑶O)进行对比，以确认参照Flash型FPGA器件处于正常工作状态；
[0040]将检测模块检测到的被测Flash型FPGA器件的输出逻辑编码(TDl)与其预存的输出逻辑编码(TDO)以及上述的检测模块检测到的参照Flash型FPGA器件的输出逻辑编码(⑶I)分别进行对比均不一致时，可以确定此时被测Flash型FPGA器件出现单粒子翻转。
[0041](7)当出现单粒子闩锁和/或单粒子翻转时，主控计算机控制程控电源切断向试验板的供电，结束试验。
[0042]另外，该空间效应试验板采用四层板设计。在试验板顶层和底层进行大面积铺铜，并将铺铜与地连接在一起。这样不但可以屏蔽高频信号的干扰，还使得试验板在工作时能够较快地散热。
[0043]被测Flash型FPGA适配器放置在空间效应试验板上半部分的中心位置，因为需要受到单粒子辐照而远离其他器件和模块。ARM处理器是整个空间效应试验板的控制核心，因此把ARM处理器放置在试验板下半部分的中心位置，与其他功能单元之间的连线基本呈放射形，减少了连线相互交错的情况。电源和地布线线宽设置为35mil，其他导线线宽设置为12milo间距均大于lOmil，全部采用手工布线，保证线宽、线距以及布通导线。
[0044]本发明由主控计算机实现对空间效应试验板的控制，可以同时检测置于辐照环境内的试验板和置于辐照环境外的试验板，并把检测结果进行分析处理、存储和比对。试验板接口齐全，元件位置布局合理，具有使用方便、性能可靠等优点，最大限度地满足Flash型FPGA空间效应试验需求。
[0045]以上对本发明的各种实施例进行了详细说明。本领域技术人员将理解，可在不偏离本发明范围(由所附的权利要求书限定)的情况下，对实施方案进行各种修改、改变和变化。对权利要求范围的解释应从整体解释且符合与说明一致的最宽范围，并不限于示例或详细说明中的实施范例。
【权利要求】
1.一种空间效应试验板，能够与主控单元连接，其特征在于，包括: 处理器； 与所述处理器关联的控制模块； 与所述控制模块关联的检测模块；以及 与所述检测模块和所述控制模块关联的用于承载Flash型FPGA器件的适配器； 其中，所述处理器根据所述主控单元的指令向所述控制模块发出相应的测试信号，所述控制模块根据该测试信号激励所述适配器承载的Flash型FPGA器件，并控制所述检测模块获取所述适配器承载的Flash型FPGA器件的输出电流信息/逻辑编码，所述检测模块将获取到的电流信息/逻辑编码传输至所述处理器，并经所述处理器处理后反馈至所述主控单元。
2.根据权利要求1所述的空间效应试验板，其特征在于，包括: 设置于所述处理器和所述主控单元之间用于信号/数据传输的通信模块以及； 为各模块供电的电源模块。
3.根据权利要求1所述的空间效应试验板，其特征在于，所述适配器设置于所述试验板的上半部分的中间位置。
4.根据权利要求3所述的空间效应试验板，其特征在于，所述处理器设置于所述试验板的下半部分的中间位置。
5.根据权利要求1所述的空间效应试验板，其特征在于，所述处理器为ARM。
6.一种空间效应试验系统，包括 主控单元； 与所述主控单元关联的比较单元；和 两个如权利要求1-5中任一项所述的试验板， 其中，第一试验板位于辐照环境内，第二试验板位于辐照环境外，所述主控单元接收所述第一试验板的处理器反馈的第一输出电流信息/逻辑编码和所述第二试验板的处理器反馈的第二输出电流信息/逻辑编码，并将其发送给所述比较单元进行比较处理。
7.一种利用权利要求6中的空间效应试验系统测试Flash型FPGA器件空间效应的方法，包括: a.将被测Flash型FPGA器件放置于第一试验板，将参照Flash型FPGA器件放置于第二试验板； b.主控单元向第一试验板和第二试验板发送相同的指令，使所述第一试验板和所述第二试验板同时开始工作； c.对所述第一试验板进行单粒子辐照，将被测Flash型FPGA器件的第一输出电流信息/逻辑编码(TC1/TD1)和参照Flash型FPGA器件的第二输出电流信息/逻辑编码(CCl/CDl)发送回所述主控单元，所述主控单元对所述第一输出电流信息/逻辑编码(TC1/TD1)和所述第二输出电流信息/逻辑编码(CC1/CD1)实时存储并发送给所述比较单元进行对比分析； d.当所述第一输出电流信息(TCl)超过所述第二输出电流信息(CCl)出现跃变时，所述比较单元判定所述被测Flash型FPGA器件出现单粒子闩锁，当所述第一输出逻辑编码(TDl)与所述第二输出逻辑编码(CDl)不一致时，所述比较单元判定所述被测Flash型FPGA器件发生单粒子翻转。
8.根据权利要求7所述的测试Flash型FPGA器件空间效应的方法，其特征在于， 还包括所述步骤a和b之间的步骤al:所述主控单元通过ARM处理器向第一试验板发送指令，记录被测Flash型FPGA器件的输出电流信息/逻辑编码为第一预存输出电流信息/逻辑编码(TCO/TDO);并且 在所述步骤d中，利用所述比较单元将所述第一输出电流信息(TCl)分别和所述第二输出电流信息(CCl)、预存电流信息(TCO)对比，当所述第一输出电流信息(TCl)超出所述第二输出电流信息(CCl)和预存电流信息(TCO)出现跃变时，所述比较单元判定所述被测Flash型FPGA器件出现单粒子闩锁； 利用所述比较单元将所述第一输出逻辑编码(TDl)分别和所述第二输出逻辑编码(CDl)、预存逻辑编码(TDO)对比，当所述第一输出逻辑编码(TDl)与所述第二输出逻辑编码(⑶I)和预存逻辑编码(TDO)均不一致时，所述比较单元判定所述被测Flash型FPGA器件发生单粒子翻转。
9.根据权利要求8所述的测试Flash型FPGA器件空间效应的方法，其特征在于， 所述步骤al还包括:所述主控单元通过ARM处理器向第二试验板发送指令，记录参照Flash型FPGA器件的输出电流信息/逻辑编码为第二预存输出电流信息/逻辑编码(CC0/CD0)； 在所述步骤d中，利用所述比较单元将所述第二输出电流信息/逻辑编码(CC1/CD1)与第二预存输出电流信息/逻辑编码(CC0/CD0)进行对比，当第二输出电流信息/逻辑编码(CCl/⑶I)在允许范围内时，确认参照Flash型FPGA器件正常工作。
10.根据权利要求9所述的测试Flash型FPGA器件空间效应的方法，其特征在于，还包括所述步骤b和c之间的步骤: 利用所述比较单元将所述第一试验板上被测Flash型FPGA器件的输出电流信息/逻辑编码与所述预存输出电流信息/逻辑编码进行对比，判断输出电流信息/逻辑编码是否在允许范围内，当在允许范围内时，进入步骤C，当超出允许范围时，返回步骤al。
【文档编号】G01R31/00GK104483574SQ201410803572
【公开日】2015年4月1日 申请日期:2014年12月19日 优先权日:2014年12月19日
【发明者】徐宏祥, 周刚, 王鹏, 秦旭军, 孙烁, 杨兴 申请人:中国电子科技集团公司第四十七研究所