专利名称：用于测量芯片到芯片载体连接的测量装置和方法
技术领域：
各种实施例通常地涉及用于测量芯片到芯片载体连接的测量装置和方法。
背景技术：
不能容易地利用传统的X射线、自动测试设备ATE测试和现有的无矢量测试测量装置来检测在电连接中的缺陷，例如在引线框架和接合导线之间的有故障的连接。用于有故障的电连接的X射线检测系统遭受低检测能力和非常缓慢的吞吐量。因此很多有故障的连接仍然未被识别，并且进而仅仅电连接的选样能够得到测试。X射线检测系统主要地被用于简单的导线接合封装并且测试是基于电连接的随机采样。对于例如QFP80和以上的高引脚数量封装，X射线检查是越来越复杂的和昂贵的。当前的ATE测试系统不能检测“接近短路”导线。“接近短路”导线可以指可以并 非相互直接物理接触然而可以相互非常紧邻的导线。相互过于靠近的“接近短路”导线还可以引起电气失效，即使它们并非物理地相互接触。在互连中的异常的实例包括接近短路导线、接近短路引线、竖直移位导线、竖直下垂导线、蜿蜒(sweep)导线和水平移位导线。利用当前的测试方法，使用独立电气测试的、这种异常的检测是不可能的。
发明内容
各种实施例提供一种测量装置，该测量装置包括被配置为经由芯片连接和芯片载体连接中的至少一个向芯片提供电力的电源；被配置为接收芯片布置的芯片布置接收部分，该芯片布置包括芯片和多个芯片到芯片载体连接；检测部分，该检测部分包括板；被耦合到板并且被配置为检测来自板的电信号的检测电路；其中该板被配置成使得它覆盖芯片布置的至少一个部分；并且其中至少一个芯片载体连接与该板电连接。
在附图中，类似的附图标记通常地贯穿不同视图指代相同的部分。附图未必按照比例，相反通常地重点在于示意本发明的原理。在以下说明中，参考以下附图描述了本发明的各种实施例，其中
图1A、1B、1C和ID示出根据一个实施例的测量装置；
图2A、2B和2C示出根据实施例的测量装置；
图3示出根据一个实施例的测量装置；
图4示出根据一个实施例的测量装置；
图5示出根据一个实施例的测量装置；
图6示出根据一个实施例的测量装置；
图7A和7B示出在根据一个实施例的测量装置中使用通过接地而实现的保护的代表性电容的等效电路；
图8A示出在根据一个实施例的测量装置中使用通过连接到地而实现的保护的代表性电容的等效电路；
图SB示出在根据一个实施例的测量装置中使用通过连接到板而实现的保护的代表性电容的等效电路；
图9A和9B示出在被测量装置中的X射线检测故障；
图9C示出使用根据一个实施例的测量装置的测量；
图10示出使用根据一个实施例的测量装置来测量芯片到芯片连接的方法；
图11示出被配置为执行用于测量芯片到芯片载体连接的指令的计算机布置。
具体实施方式
以下详细说明参考通过示意方式示出其中可以实践本发明的具体细节和实施例的附图。在这里使用单词“示例性”以意味着“用作一个实例、示例或者示意”。在这里被描述成“示例性”的任何实施例或者设计并不是必要地被理解成相对于其它实施例或者设计是优选的或者有利的。无矢量测试，例如源自Agilent^Technologies的VTEP (无矢量测试增强性能)技术，被用于印刷电路板组件PCBA过程。现有的无矢量测试具有对于检测小的异常而言不够高的检测能力，并且因此能够主要地检测大的缺陷，例如在印刷电路板中的缺陷性焊点，例如在印刷电路板中的明显开路，例如在引线框架中的大的竖直引线移位。然而，不能以足够的敏感性检测更小的异常、接近短路导线、接近短路引线、竖直移位导线、竖直下垂导线、蜿蜒导线和水平移位导线。图IA示出根据一个实施例的测量装置100。测量装置100可以包括被配置为经由芯片连接106和芯片载体连接108中的至少一个向芯片(还可以被称作裸片)104提供电力例如电信号例如AC源信号的电源102，例如AC信号源；被配置为接收芯片布置114的芯片布置接收部分112，芯片布置114例如被测装置包括芯片104和经由一个或者多个芯片到芯片载体连接118而被连接到芯片104的芯片载体116 ;检测部分122，该检测部分包括被配置为覆盖芯片布置114的至少一个部分的板124和被耦合到板124并且被配置为检测来自板122的电信号的检测电路126。在图IB的示意110中示出包括检测电路126的检测部分122。芯片104可以包括半导体芯片，例如硅芯片，例如微控制器装置。每一个芯片到芯片载体连接118可以包括经由芯片连接106而被连接到芯片104的芯片载体连接108，例如芯片到芯片载体连接118a可以包括经由芯片连接106a而被连接到芯片104的芯片载体连接108a，例如芯片到芯片载体连接118b可以包括经由芯片连接106b而被连接到芯片104的芯片载体连接108b。芯片连接106可以包括接合导线。芯片连接106可以包括导电材料。芯片载体连接108可以包括部分的引线框架。芯片载体连接108可以包括引线框架管脚(finger)。芯片载体连接108可以包括引线框架引脚。芯片载体连接108可以包括导电材料。芯片载体连接108可以包括以下芯片载体连接组中的一个或者多个的至少一个部分，该组包括引线框架、导电迹线、在基板中的金属迹线、导电导线、导线接合、倒装芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封装互连。芯片载体连接108可以包括以下芯片载体连接组中的一个或者多个的至少一个部分，该组包括引线框架、导电迹线、在基板中的金属迹线、导电导线、导线接合、倒装芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封装互连。芯片布置114可以包括多个芯片载体连接108、108a、108b，例如形成引线框架的一个部分的多个引线框架管脚。例如144-引脚引线框架外罩可以包括144个引线框架管脚。芯片布置114可以包括芯片104和多个芯片到芯片载体连接118、118a、118b、118c。测量装置100可以被配置为确定该多个芯片到芯片载体连接118、118a、118b、118c中的每一个的状态。测量装置100可以被配置为测量在包围芯片到芯片载体连接118的区域中诱导的电容值。芯片到芯片载体连接118的电容值的偏差可以指示在芯片连接106和形成芯片到芯片载体连接118的芯片载体连接108之间的不良质量。芯片到芯片载体连接118的电容值的偏差可以指示芯片连接106的异常，例如蜿蜒，例如竖直下垂。芯片到芯片载体连接118的电容值的偏差可以指示芯片载体连接108的异常，例如弯曲。芯片载体116可以包括印刷电路板。电源102可以包括AC电源。如在图IB中所示，测量装置100的检测部分122可以包括与板124电连接的缓冲 器组件128，例如低噪声缓冲器组件。检测部分122可以包括扫描器134、滤波器136和增益放大器138。缓冲器组件128可以与扫描器134电连接。扫描器134可以与滤波器136电连接。滤波器136可以与增益放大器138电连接。增益放大器138可以与检测电路126电连接。检测电路126可以包括基于数字信号处理DSP的AC检测器。测量装置100的检测部分122可以包括用于从板124选择电信号的复用器电路132。复用器电路132可以与板124电连接。检测电路126可以与复用器电路132电连接。测量装置100的检测部分122可以进一步包括用于处理由检测电路126检测的一个或者多个电信号的处理电路。如在图ID的示意120中所示，板124可以被电连接到放大器板152，例如Agilent VTEP AMP板。放大器板152可以在板124上直接地或者间接地形成。板124可以经由信号引脚154和接地引脚156而被电连接到检测电路126。板124可以经由信号引脚154和接地引脚156而被电连接到放大器板。放大器板152可以被电连接到检测电路126。放大器板152可以被配置为放大由板124感测的信号。芯片布置114可以包括图IC所示芯片封装�？�182。芯片封装�？�182可以包括芯片104和芯片到芯片载体连接118的至少一个部分和芯片外罩184例如成型材料，其中芯片104和芯片到芯片载体连接118的至少一个部分可以被成型材料184保持，例如模制。芯片封装�？�182可以包括至少一个部分的芯片104、芯片连接106、芯片载体连接108和芯片外罩184例如成型材料，其中至少一个部分的芯片104、芯片连接106和芯片载体连接108可以被成型材料184保持，例如模制。板124可以包括探针板传感器。板124可以被配置为覆盖芯片布置114的至少一个部分。板124可以被配置成使得它覆盖芯片布置114,例如板124可以覆盖芯片104和该多个芯片到芯片载体连接118、118a、118b中的至少一个。板124可以被布置于芯片布置114的至少一个部分上方，例如板124可以被配置成使得它处于在芯片布置114上方的预定距离d，例如板124可以被以预定距离d从芯片布置114分离。板124可以包括被尽可能靠近芯片布置114地布置的弹簧加载板。板124可以被以范围从大约0. 5mm到大约20mm,例如从大约0. 6mm到大约IOmm,例如从大约0. 7mm到大约3mm的预定距离d从芯片布置114分离。板124可以被尽可能靠近芯片布置114地放置，这允许芯片布置114的至少一个部分例如被测装置DUT被改变，例如被移除并且被进一步的被测装置DUT替代。板124可以被配置为覆盖芯片封装�？�182的至少一个部分。板124可以被以范围从大约0. 5mm到大约20mm,例如从大约0. 6mm到大约IOmm,例如从大约0. 7mm到大约3mm的预定距离d从芯片封装�？�182分离。板124可以被尽可能靠近芯片封装�？�182地放置，这允许芯片封装�？�182例如被测装置DUT被改变，例如被移除并且被进一步的芯片封装�？�182被测装置DUT替代。可以根据以下尺寸描述芯片封装�？�182。芯片封装模块182可以具有代表从芯片封装�？�182的顶侧到芯片封装�？�182的底侧的距离的高度h。芯片封装�？�182可以具有宽度Wk和长度L，其中宽度和长度L垂直于高度h0在芯片封装�？�182的芯片外罩184的第一侧上形成的引线框架管脚例如108a的远侧顶端到在芯片外罩184的第二侧上形成的引线框架管脚例如108的远侧顶端之间的距离，可以由引线到引线宽度Wh代表，其中第二侧在芯片外罩184的与第一侧相对的一侧上形成。Wk可以垂直于高度h。在芯片封装�？�182的芯片外罩184的第一侧和芯片封装�？�182的芯片外罩184的第二侧之间的距离，可以由集成电路本体宽度Wb代表，其中第二侧在芯片外罩184的与第一侧相对的一侧上形成。Wb可以垂直于高度h。
芯片封装�？�182的芯片外罩184可以具有截面面积WbXL,这可以包括芯片外罩184的顶侧的截面面积。截面面积WbXL可以包括芯片外罩184的底侧的截面面积。芯片封装�？�182可以具有延伸截面面积W^X L，这可以包括芯片封装�？�182的顶侧的延伸截面面积。延伸截面面积W^XL可以包括芯片封装�？�182的底侧的延伸截面面积。芯片104可以具有宽度Wc和长度Lc (未示出)，其中Wc和Lc可以垂直于芯片104
的厚度。芯片104可以具有芯片截面面积WcXLc，这可以包括芯片104的顶侧的截面面积。截面面积WeXLe可以包括芯片104的底侧的截面面积。板124可以具有代表从板124的顶侧到板124的底侧的距离的厚度t。板124可以具有宽度Wp和长度LP，其中Wp和Lp可以垂直于厚度t。板124可以具有板截面面积WpXLp,这可以包括板124的顶侧的截面面积。截面面积WpXLp可以包括板124的底侧的截面面积。板截面面积可以等于或者小于芯片封装�？�182的延伸截面面积。板截面面积可以等于或者小于芯片封装�？�182的延伸截面面积，并且大于芯片截面面积。板截面面积可以等于或者小于芯片封装�？�182的截面面积。板截面面积可以等于或者小于芯片封装�？�182的截面面积，并且大于芯片截面面积。
板124的宽度Wp可以等于或者小于芯片封装�？�182的宽度W^。板124的宽度Wp可以等于或者小于芯片封装�？�182的宽度Wn，并且大于芯片104的宽度Wc。板124的宽度Wp可以等于或者小于芯片封装模块182的宽度WB。例如，对于10_X IOmm芯片封装�？�182,即WB=10mm、L=IOmm,板124可以是10mmX IOmm 板，即 WP=10mm、Tt=1 Omnin例如，对于10_X IOmm芯片封装�？�182,即WB=10mm、L=IOmm,板124可以是9mm X 9mm 板，即 WP=9mm、LP=9mm。板124的宽度Wp可以等于或者小于芯片封装�？�182的宽度WB，并且大于芯片104的宽度Wc。
板124的长度Lp可以等于或者小于芯片封装模块182的长度L。板124的长度Lp可以等于或者小于芯片封装�？�182的长度L，并且大于芯片104的宽度Wc。板124的长度Lp和板124的宽度Wp中的至少一个可以等于或者小于芯片封装�？�182的长度L以及宽度Wk和宽度Wb中的至少一个。可以根据芯片布置114的尺寸选择板124的尺寸。可以根据芯片封装�？�182的尺寸选择板124的尺寸。可以根据芯片104的尺寸选择板124的尺寸。可以根据芯片104和芯片到芯片载体连接118的尺寸选择板124的尺寸。板124的宽度Wp可以范围从大约0. 5mm到大约40mm,例如从大约IOmm到大约3mm,例如大约15mm到大约25mm。板124的长度Lp可以范围从大约0. 5mm到大约40mm,例如从大约IOmm到大约3mm,例如大约15mm到大约25mm。板124可以包括矩形板。板124可以包括导电材料。板124可以包括多层导电材料。板124可以包括以下材料组中的一种或者多种材料,该组包括Au、Cu、Ag、Al、Ti、Fe、Ni、黄铜和钢例如 V2A 钢、NiP、CuAu, CuAg, CuNi。电源102可以被配置为经由第一芯片连接106和第一芯片载体连接108中的至少一个向芯片104提供电力例如AC电力例如AC源信号，例如可以经由到芯片104的引线框架引脚将AC电力供应到引线框架管脚。所提供的AC信号可以范围在大约-0.55V到大约+0. 55V之间，例如在大约-0. 4V到大约+0. 4V之间，例如在大约-0. 25V到大约+0. 25V之间。AC信号不应该延伸至低于-0. 55V和高于+0. 55V以避免电流流过装置输入二极管。板124可以被配置为感测来自由板142覆盖的芯片布置114的至少一个部分的电容性信号。电容性信号可以包括来自一组信号中的至少一个信号的贡献，该组信号包括以下信号在芯片布置114和板124之间的电容性阻抗、在芯片104和板124之间的电容性阻抗⑶、在芯片连接106和板124之间的电容性阻抗CW、在芯片载体连接108和板124之间的电容性阻抗CL。因此，检测部分122的检测电路126可以被配置为检测一组信号中的至少一个，该组信号包括以下信号在芯片布置114和板124之间的电容性阻抗、在芯片104和板124之间的电容性阻抗CD、在芯片连接106和板124之间的电容性阻抗Cw、在芯片载体连接108和板124之间的电容性阻抗Q。
电源102可以被配置为经由第一芯片连接106和第一芯片载体连接108中的至少一个向芯片104提供电力，并且其中芯片载体116的至少一个进一步的芯片载体连接108a可以受到保护，例如被连接到地电压。该至少一个进一步的芯片载体连接108a可以邻近于第一芯片载体连接108。该至少一个进一步的芯片载体连接108a可以包括多个进一步的芯片载体连接108a、108b、108c。该至少一个进一步的芯片载体连接108a可以包括在芯片布置114中的所有进一步的芯片载体连接。根据下面描述的各种实施例，一种测量装置可以包括被配置为经由芯片连接106和芯片载体连接108中的至少一个向芯片104提供电力例如AC电力例如AC源信号的电源102 ;被配置为接收芯片布置114的芯片布置接收部分112，芯片布置114包括芯片104和经由一个或者多个芯片到芯片载体连接118而被连接到芯片104的芯片载体116 ;检测部分122，该检测部分包括板124 ;被耦合到板124并且被配置为检测来自板124的电信号 的检测电路126 ;其中板124被配置成使得它覆盖芯片104、芯片载体116和芯片到芯片载体连接118中的至少一个的至少一个部分；并且其中板124进一步被配置成使得芯片104、芯片载体116和芯片到芯片载体连接118中的该至少一个的至少一个部分被板124暴露。芯片104、芯片载体116和芯片到芯片载体连接118中的至少一个的至少一个部分被板124覆盖，可以意味着芯片104、芯片载体116和芯片到芯片载体连接118中的至少一个的至少一个部分可以被与板124电接合。例如板124可以被配置为感测或者接收由芯片104、芯片载体116和芯片到芯片载体连接118中的至少一个的至少一个部分传输的电信号例如电容性信号。芯片104、芯片载体116和芯片到芯片载体连接118中的该至少一个的至少一个部分被板124暴露，可以意味着芯片104、芯片载体116和芯片到芯片载体连接118中的该至少一个的至少一个部分可以被与板124电分离。例如板124可以被配置成使得最小化或者防止由芯片104、芯片载体116和芯片到芯片载体连接118中的该至少一个的至少一个部分传输的电信号例如电容性信号的感测。图2A示出根据一个实施例的测量装置200。关于测量装置100描述的所有特征的基本功能可应用于测量装置200。测量装置100的板124被修改为板224。上面关于板124描述的特征的功能可应用于板224。板224被配置成使得它覆盖芯片104、芯片载体116和芯片到芯片载体连接118中的至少一个的至少一个部分；并且其中板224进一步被配置成使得芯片104、芯片载体116和芯片到芯片载体连接118中的至少一个的至少一个部分被板224暴露。板224可以被配置成使得它覆盖一个或者多个芯片到芯片载体连接118的至少一个部分并且使得芯片104和芯片载体116的至少一个部分被板224暴露。板224可以被配置成使得它覆盖一个或者多个芯片连接106的至少一个部分并且芯片104的至少一个部分、芯片载体116的至少一个部分和一个或者多个芯片载体连接108的至少一个部分被板224暴露。芯片布置114的一个部分可以被板224暴露,例如芯片104可以被板224暴露。板224可以被配置为覆盖一个或者多个芯片到芯片载体连接118的至少一个部分。板224可以包括如在图2B的示意210中所示的环板，例如其中板124例如二维矩形板的一个部分可以被移除以形成环板224。图2B示意从板224的顶侧看到的视图。板224可以包括环板，其中板124的中心部分可以被移除以形成环板224。因为芯片布置114可以包括多个芯片到芯片连接118、118a、118b，其中包括经由芯片连接例如106而被连接到芯片104的芯片载体连接例如108的每一个芯片到芯片连接例如118可以在芯片104处会聚，所以在覆盖在芯片104处会聚的该多个芯片到芯片连接118、118a、118b时，环板224易于使芯片104暴露。板224的尺寸可以得到调整使得板224可以被配置为覆盖该多个芯片到芯片连接118、118a、118b的一个或者多个芯片连接106、106a、106b，并且使一个或者多个芯片载体连接108、108a、108b和芯片104暴露。板224的尺寸可以得到调整使得板224可以被配置为覆盖该多个芯片到芯片连接118的一个或者多个芯片载体连接108、108a、108a,并且使一个或者多个芯片连接106、106a、106b和芯片104暴露。进而，板224可以如在示意220中所示地被配置为覆盖可能的弯曲和异常在此处发生的区域，例如装置构件的接合区域242，在此处异常例如弯曲和“接近短路”现象能够发生。板224可以被配置为覆盖尽可能少的芯片104。利用关于图1A、1B和IC描述的测量装置100的板124，由检测部分122的检测电 路126检测的电容性信号可以检测来自芯片布置114的电容性贡献，包括在芯片104和板124之间的电容性阻抗CD、在芯片连接106和板124之间的电容性阻抗Cw和在芯片载体连接108和板124之间的电容性阻抗Cl。利用经修改的板224，板224可以被与芯片布置114的目标区域例如特别地被与芯片连接106匹配，由此改进芯片布置114的目标区域例如芯片连接106的检测。芯片布置114的目标区域可以包括多个芯片连接106。这有助于导线变形的竞争性检测机制，由此最小化来自芯片布置114的非目标检测区域的噪声。例如可以最小化来自非目标检测区域芯片104和芯片载体连接108的电容性信号。例如，可以最小化在芯片载体连接108和板124之间的电容性阻抗Q和在芯片104和板124之间的电容性阻抗CD。环探针板224可以包括移除了一个部分的横向二维板。环探针板224可以包括移除了中心部分的横向二维板。环探针板224可以包括带有孔的横向二维板。环探针板224可以具有被限定为如上所述的探针板124的尺寸的外环尺寸。环探针板224可以具有具有宽度Wp和长度Lp的外环尺寸，其中Wp和Lp可以垂直于探针板224的厚度t。关于探针板124描述的、关于Wp和长度Lp的尺寸描述的特征适用于环探针板224。环探针板224可以具有内环尺寸，内环限定被移除部分(例如孔)的面积，其中内环可以具有宽度Wk和长度Lk。换言之，被移除部分能够具有宽度Wk和长度Lk。换言之，被移除部分例如孔的截面面积可以是WkXLk。在板224中的被移除部分例如孔的截面面积可以等于或者小于芯片的截面面积。在板224中的被移除部分例如孔的截面面积可以大于芯片的截面面积。在板224中的被移除部分例如孔的长度Lk可以等于或者小于芯片104的长度L。。在板224中的被移除部分例如孔的宽度^可以等于或者小于芯片104的长度W。。在板224中的被移除部分例如孔的长度Lp和在板224中的被移除部分例如孔的宽度Wk中的至少一个可以等于或者小于芯片104的宽度W。和长度Lc中的至少一个。板224的宽度Wp可以范围从大约0. 5mm到大约40mm,例如从大约IOmm到大约3mm,例如大约15mm到大约25mm。
板224的长度Lp可以范围从大约0. 5mm到大约40mm,例如从大约IOmm到大约3mm,例如大约15mm到大约25mm。板224的宽度^可以范围从大约0. 5mm到大约40mm,例如从大约IOmm到大约3mm,例如大约15mm到大约25mm。板224的长度1^可以范围从大约0. 5mm到大约40mm,例如从大约IOmm到大约3mm,例如大约15mm到大约25mm。例如，对于保持3_X3_芯片104,即We=SmnK Lc=3mm的10mmX 10mm芯片封装�？� 182,即 WB=10mm、L=IOmm,板 224 可以是 10mmX 10mm 板，即 Wp= 10mm、Lp=IOmm,并且内环尺寸可以是 3mmX 3mm,即 WR=3mm、LR=3mm。例如，对于保持3_X3_芯片104,即We=SmnK Lc=3mm的10mmX 10mm芯片封装�？�182,即WB=10mm、L=IOmm,板224可以是9_X9_板，即WP=9mm、LP=9mm,并且内环尺寸可以是 2. 5mmX 2. 5mm,即 WR=2. 4mm、LR=2. 4mm。图3示出根据一个实施例的测量装置300。关于测量装置100和200描述的所有特征的基本功能可应用于测量装置300。根据一个实施例，测量装置300可以包括关于图I描述的测量装置100，进一步包括在芯片布置114和板124之间形成的顶部屏蔽板346。顶部屏蔽板346可以被配置成使得它在芯片布置114的与板124相同的一侧上形成。顶部屏蔽板346可以被配置成使得它在芯片104、芯片载体116和芯片到芯片载体连接118的至少一个部分上方形成。顶部屏蔽板346可以被配置成使得它从板124屏蔽例如阻挡芯片104、芯片载体116和芯片到芯片载体连接118的至少一个部分，并且使得芯片104、芯片载体116和芯片载体连接118的至少一个部分不被顶部屏蔽板346从板124屏蔽，例如不被阻挡。例如顶部屏蔽板346可以被配置成使得它最小化或者防止由芯片104、芯片载体116和芯片到芯片载体连接118的至少一个部分传输的电信号到达板124，例如与板124电接合，并且使得它 允许由芯片104、芯片载体116和芯片到芯片载体连接118的至少一个部分传输的电信号到达板124。顶部屏蔽板346可以被配置成使得它从板124屏蔽例如阻挡芯片104和芯片载体连接108的至少一个部分并且使得芯片连接106不被顶部屏蔽板346从板124屏蔽。例如顶部屏蔽板346可以被配置成使得它最小化或者防止由芯片104和芯片载体连接108的至少一个部分传输的电信号到达板124，并且使得它允许由芯片连接106传输的电信号到达板 124。顶部屏蔽板346可以被配置成使得芯片布置114的非目标检测区域例如芯片104和一个或者多个芯片载体连接108、108a、108b的至少一个部分被顶部屏蔽板346屏蔽，并且芯片布置114的目标检测区域例如一个或者多个芯片连接106、106a、106b不被顶部屏蔽板346屏蔽。顶部屏蔽板346可以被配置成使得它处于在芯片布置114上方的预定距离，例如顶部屏蔽板346可以被以预定距离从芯片布置114分离并且顶部屏蔽板346可以在芯片布置114和板124之间形成。顶部屏蔽板346可以包括导电材料。顶部屏蔽板346可以包括多层导电材料。顶部屏蔽板346可以包括以下材料组中的一种或者多种材料，该组包括Au、Cu、Ag、Al、Ti、Fe、Ni、黄铜和钢例如 V2A 钢、NiP、CuAu, CuAg, CuNi。顶部屏蔽板346可以经由粘结剂例如胶合剂而被联结例如被固定到板124的一个部分。顶部屏蔽板346可以被尽可能靠近芯片布置114地放置。顶部屏蔽板346可以被以范围从大约0. 5mm到大约20mm,例如从大约0. 6mm到大约IOmm,例如从大约0. 7mm到大约3mm的预定距离d从芯片布置114分离。顶部屏蔽板346可以受到保护，例如被电连接到地电压。顶部屏蔽板346可以受到保护，例如被电连接到除了地电压之外的电压。被提供给顶部屏蔽板346的保护电压可以范围在大约-0. 55V到大约+0. 55V之间，例如在大约-0. 4V到大约+0. 4V之间，在大约-0. 25V到大约+0. 25V之间。AC信号不应该延伸至低于-0. 55V和高于+0. 55V以避免电
流流过装置输入二极管。
顶部屏蔽板346可以使得能够进行顶部局部屏蔽，这有助于导线变形的竞争性检测机制，由此最小化来自芯片布置114的非目标检测区域例如芯片104，例如来自一个或者多个芯片载体连接108、108a、108b的噪声。例如，可以最小化在芯片载体连接108和板124之间的电容性阻抗Q和在芯片104和板124之间的电容性阻抗CD。与覆盖芯片布置114的目标区域例如芯片连接106的板224的板区域相比在测量装置300中的更大板区域124可以产生更大的目标区域信号，即Cff的更大的可测量信号。根据另一个实施例，测量装置300的板124可以包括关于图2的测量装置200描述的板224。测量装置300的板224可以包括上面关于板224描述的所有特征。图4示出根据一个实施例的测量装置400。关于测量装置100和200描述的所有特征的基本功能可应用于测量装置400，其中测量装置400进一步包括在芯片布置114的与探针板124相对的一侧上形成的底部屏蔽板448。底部屏蔽板448可以被配置成使得它在芯片布置114的目标测量区域例如芯片连接106的与探针板124相对的一侧上形成。底部屏蔽板448可以被配置成使得它在芯片布置114下面形成。底部屏蔽板448可以被配置成使得它处于在芯片布置114下面的预定距离，例如底部屏蔽板448可以被以预定距离从芯片布置114分离并且在芯片布置114的与探针板124相对的一侧上形成。底部屏蔽板448可以包括导电材料。底部屏蔽板448可以包括多层导电材料。底部屏蔽板448可以包括以下材料组中的一种或者多种材料，该组包括Au、Cu、Ag、Al、Ti、Fe、Ni、黄铜和钢例如V2A钢、NiP、CuAu, CuAg, CuNi。底部屏蔽板448可以受到保护，例如被电连接到除了地电压之外的电压。被提供给底部屏蔽板448的保护电压可以范围在大约-0. 55V到大约+0. 55V之间，例如在大约-0. 4V到大约+0. 4V之间，例如在大约-0. 25V到大约+0. 25V之间。AC信号不应该延伸至低于-0. 55V和高于+0. 55V以避免电流流过装置输入二极管。底部屏蔽板448可以使得能够进行底部屏蔽，这有助于导线变形的竞争性检测机制，由此最大化从芯片布置114的目标检测区域检测到的信号。因此，目标信号，例如来自芯片连接106的目标信号可以包括在芯片连接106和板124之间的电容性阻抗Cw和在底部屏蔽板448和芯片连接106之间的进一步的电容性阻抗CA。电容性阻抗Cw和电容性阻抗Ca的和可以由求和电容性阻抗Cb代表。根据另一个实施例，测量装置400的板124可以包括关于图2的测量装置200描述的板224。测量装置400的板224可以包括上面关于板224描述的所有特征。图5示出根据一个实施例的测量装置500。关于测量装置100、200、300和400描述的所有特征的基本功能可应用于测量装置500，其中测量装置500进一步包括上面关于测量装置300描述的顶部屏蔽板346和上面关于测量装置400描述的底部屏蔽板448。顶部屏蔽板346可以被配置成使得它在芯片布置114和板124之间形成并且使得芯片布置114的非目标检测区域，例如芯片104和一个或者多个芯片载体连接108、108a、108b的至少一个部分，被顶部屏蔽板346屏蔽，并且芯片布置114的目标检测区域例如芯片连接106不被顶部屏蔽板346屏蔽。底部屏蔽板448可以被配置成使得它在芯片布置114的目标测量区域例如芯片连接106的与探针板124相对的一侧上形成。顶部屏蔽板346可以使得能够进行顶部局部屏蔽，这有助于导线变形的竞争性检测机制，由此最小化来自芯片布置114的非目标检测区域的噪声，例如最小化来自芯片104的噪声，例如最小化来自一个或者多个芯片载体连接108、108a、108b的噪声。例如，可以最小化在一个或者多个芯片载体连接108、108a、108b和板124之间的电容性阻抗Q和在芯 片104和板124之间的电容性阻抗CD。与覆盖芯片布置114的目标区域例如芯片连接106的板224的板区域相比在测量装置300中的更大的板区域124可以产生更大的目标区域信号，即CW的更大的可测量信号。底部屏蔽板448可以使得能够进行底部屏蔽，这有助于导线变形的竞争性检测机制，由此最大化从芯片布置114的目标检测区域检测到的信号。因此，目标信号，例如来自芯片连接106的目标信号可以包括在芯片连接106和板124之间的电容性阻抗Cw和在底部屏蔽板448和芯片连接106之间的进一步的电容性阻抗CA。电容性阻抗Cw和电容性阻抗Ca的和可以由求和电容性阻抗Cb代表。根据另一个实施例，测量装置500的板124可以包括关于图2的测量装置200描述的板224。测量装置500的板224可以包括上面关于板224描述的所有特征。图6示出根据一个实施例的测量装置600。关于测量装置100描述的所有特征的基本功能可应用于测量装置600。测量装置600可以包括被配置为经由芯片连接106和芯片载体连接108中的至少一个向芯片104提供电力例如AC电力例如AC电源信号的电源102 ;被配置为接收芯片布置114的芯片布置接收部分112，芯片布置114包括芯片104和多个芯片到芯片载体连接118a、118b、118c ;检测部分122，包括板124 ;被耦合到板124并且被配置为检测来自板124的电信号的检测电路126 ;其中板124被配置成使得它覆盖芯片布置114的至少一个部分；并且其中至少一个芯片载体连接108与板124电连接。板124可以被配置成使得它覆盖该多个芯片到芯片载体连接118、118a、118b、118c的至少一个部分，其中每一个芯片到芯片载体连接118可以包括经由芯片连接106而被连接到芯片104的芯片载体连接108，例如每一个芯片到芯片载体连接118a可以包括经由芯片连接106a而被连接到芯片104的芯片载体连接108a。电源102可以被配置为经由第一芯片连接106和第一芯片载体连接108中的至少一个向芯片104提供电力例如AC电力例如AC电源信号,并且其中至少一个进一步的芯片载体连接可以被连接到板124。进一步的芯片载体连接可以邻近第一芯片载体连接108。至少一个芯片载体连接108可以被短路连接(short circuit)到板124。至少一个芯片载体连接108可以经由导电材料678与板124电连接。
保护至少一个芯片载体连接，例如保护邻近于被测芯片载体连接108例如测试引脚108的芯片载体连接108a,使得被称作“镜像保护(mirror guarding)”的技术能够被结合到无矢量测试中。该技术被称为“镜像保护”是因为它镜像在无矢量ICT测试中使用的保护电路的等效电路。这将进一步关于图8A和图SB进行解释。可以由此使得能够检测在两个相邻芯片连接106之间的耦合电容。“镜像保护”使得能够检测小的互连缺陷，诸如蜿蜒导线例如水平移位和不能使用传统的ATE测试或者现有的无矢量测试来检测的小的导线变形。可以通过将在载体连接106附近的一个或者多个芯片载体连接108 (被测载体连接)连接到地电压而使得能够实现如对图IA描述的通过连接到地而实现的保护。在芯片布置114中的进一步的芯片载体连接108a、108b、108c可以如根据图IA描述地被连接到地。通过连接到地而实现的保护最小化来自其它芯片载体连接108a、108b、108c的噪声。这种方法被称作ICT保护。这种方法对于检测由于导线蜿蜒引起的耦合电容Z1-2变化而言不提供任何敏感性。在图7A的示意700中示出在关于测量装置100的电容性测试中的电容 的等效电路。Z1, Z2和Z3每一个可以分别地代表芯片载体连接108、108a和108b的相应输入阻抗。ZC1、ZC2和Zc3每一个可以分别地代表关于板124的芯片载体连接108、芯片连接106和芯片104的电容性阻抗贡献，例如在芯片载体连接108和板124之间的电容性阻抗Q、在芯片连接106和板124之间的电容性阻抗Cw、在芯片104和板124之间的电容性阻抗CD。Zi_2、Z2_3每一个代表在芯片到芯片载体连接之间的耦合电容，例如在芯片载体连接108和108a之间的耦合电容，例如在芯片连接106和106a之间的电容耦合。2。:、2。2、2。3可以显著地受到芯片载体连接108的竖直下垂和芯片连接106的竖直下垂中的至少一个影响。\_2、Z2_3可以显著地受到芯片载体连接108的水平蜿蜒和芯片连接106的水平蜿蜒中的至少一个例如导线蜿蜒影响。Z1'Z2、Z3可以显著地受到接近短路的电源板(power bar)影响。可以通过使用测量装置100直接地测量Za。电源102例如AC信号源可以被配置为经由第一芯片载体连接108例如引脚I例如芯片载体连接108向芯片104提供电力例如电AC源信号。可以通过第一芯片载体连接108到地测量例如引脚I到地测量来测量Zp可以使用如在图7的示意710中所示的带有接地保护的多个测量来测量耦合电容Z1^2和Z2_3，其中芯片载体连接108、108a和108b可以被连接到地电压。在第一测量中，引脚2例如芯片载体连接108a和引脚3例如芯片载体连接108b可以被连接到地电压。在引脚I例如芯片载体连接108和地之间的电容性阻抗Zm可以得至酬量。对Zmi的电容性贡献可以归因于来自与Zp2并联的并联电容性贡献Zp等式I -.Zm=Z1ZZZ1^2O在第二测量中，引脚I例如芯片载体连接108和引脚3例如芯片载体连接108b可以被连接到地电压。在引脚2例如芯片载体连接108a和地之间的电容性阻抗Zm2可以得到测量，对Zm2的电容性贡献来自与Zp2和Z3并联的并联电容性贡献Z2。等式2 -.Zm2=Z2ZZZ1VZZ3O
在第三测量中，引脚I例如芯片载体连接108和引脚2例如芯片载体连接108a可以被连接到地电压。在引脚3例如芯片载体连接108b和地之间的电容性阻抗Zm3可以得到测量。对Zm3的电容性贡献可以归因于来自与Z2_3并联的并联电容性贡献Z3。等式3 :ZM3=Z3//Z2_3。在第四测量中，引脚I例如芯片载体连接108可以被连接到地电压。引脚2例如芯片载体连接108a可以是浮动的，例如引脚2可以是开路的。在引脚3例如芯片载体连接108b和地之间的电容性阻抗Zm4可以得到测量。对Zm4的电容性贡献可以归因于来自与与Z2并联的h和z2_3之和并联的并联电容性贡献z3。等式4 :ZM4=Z3//[ (Z1VZZ2)+Z2_3]。在第五测量中，引脚3例如芯片载体连接108b可以被连接到地电压。引脚2例如芯片载体连接108a可以是浮动的，例如引脚2可以是开路的。在引脚I例如芯片载体连接 108和地之间的电容性阻抗Zm5可以得到测量。对Zm5的电容性贡献可以归因于来自与与Z2并联的Z2_3和Z"之和并联的并联电容性贡献Zp等式5 =Zm5=Z1//[ (Z2_3//Z2) +Z1J。可以在进行5次测量之后基于以上等式I到5计算耦合电容Zh和Z2_3。然而，Z1比Zn大得多，因此使得信号准确度较低。能够增强耦合电容Zh，使得能够检测可以反映芯片到芯片连接118异常的可测量率禹合电容性Zp2信号。在图8A中示出在无矢量ICT测试中使用的保护电路的等效电路，其中在芯片载体连接108例如引脚I处于测试中时，芯片载体连接108a例如引脚2和芯片载体连接108b例如引脚3中的至少一个可以被短接到地。如关于测量装置100、200、300、400和500中的每一个描述的芯片载体连接108a和108b通过连接到地而实现的保护可以如在测量装置600中的那样被切换为与板124例如与电容式传感器板124输入接触，从而测量装置100、200、300、400和500中的每一个可以通过连接到板124而受到镜像保护。通过与板124电接触而实现的保护电路的等效电路，可以由图8B所不等效电路代表,该等效电路是关于图8A不出和描述的等效电路的“镜像”。如在测量装置600中所示的由通过连接到板124而实现的保护引入的电容的等效电路在图8B的示意810中示出。在图8B所示保护电路的等效电路中，在芯片载体连接108例如引脚I处于测试中时，芯片载体连接108a例如引脚2和芯片载体连接108b例如引脚3中的至少一个可以被短接到板124。Z1, Z2和Z3每一个可以分别地代表芯片载体连接108、108a和108b的相应输入阻抗。ZC1、ZC2和&3每一个可以分别地代表关于板124的芯片载体连接108、芯片连接106和芯片104的电容性阻抗贡献，例如在芯片载体连接108和板124之间的电容性阻抗Q、在芯片连接106和板124之间的电容性阻抗Cw、在芯片104和板124之间的电容性阻抗CD。Zi_2、Z2_3每一个代表在芯片到芯片载体连接之间的耦合电容，例如在芯片载体连接108和108a之间的耦合电容，例如在芯片连接106和106a之间的电容耦合。Zci, ZC2, Zra可以显著地受到芯片载体连接108的竖直下垂和芯片连接106的竖直下垂中的至少一个影响。\_2、Z2_3可以显著地受到芯片载体连接108的水平蜿蜒和芯片连接106的水平蜿蜒中的至少一个例如导线蜿蜒影响。W Z3可以显著地受到接近短路的电源板影响。可以通过使用测量装置100直接地测量Za，例如电源102可以被配置为经由第一芯片载体连接108例如引脚I向芯片104提供电力例如AC电力例如AC电源信号。可以通过第一芯片载体连接108到地测量例如引脚I到地测量来测量Zp可以通过使用测量装置100直接地测量Za，例如电源102可以被配置为经由第一芯片载体连接108例如引脚I向芯片104提供电力例如AC电力例如AC电源信号。至少一个进一步的芯片载体连接108a可以被连接到板124。在第一测量中，引脚2例如芯片载体连接108a和引脚3例如芯片载体连接108b 可以在点C处被连接到板124，例如可以在点C处被短接到板124。在引脚I例如芯片载体连接108和在点C处的板124之间的电容性阻抗V M1可以得到测量。对V M1的电容性贡献可以归因于来自与Zi_2并联的并联电容性贡献Za。等式6 Z mi=Zci//Zi-2。在第二测量中，引脚I例如芯片载体连接108和引脚3例如芯片载体连接108b可以被连接到板124，例如可以在点C处被短接到板124。在引脚2例如芯片载体连接108a和在点C处的板124之间的电容性阻抗V E可以得到测量，对V M2的电容性贡献来自与Zp2和Z2_3并联的并联电容性贡献Ze2。等式7 :Z’ W^rLJ/rLl-J/rL2-^在第三测量中，引脚I例如芯片载体连接108和引脚2例如芯片载体连接108a可以被连接到板124，例如可以在点C处被短接到板124。在引脚3例如芯片载体连接108b和在点C处的板124之间的电容性阻抗V M3可以得到测量。对V M3的电容性贡献可以归因于来自与Z2_3并联的并联电容性贡献Zra。等式8 :Z’ M3=ZC3//Z2_3。在第四测量中，引脚I例如芯片载体连接108可以被连接到板124，例如可以在点C处被短接到板124。引脚2例如芯片载体连接108a可以是浮动的，例如引脚2可以是开路的。在引脚3例如芯片载体连接108b和在点C处的板124之间的电容性阻抗V M4可以得到测量。对V M4的电容性贡献可以归因于来自与与Ze2并联的Zh和Z2_3之和并联的并联电容性贡献Zra。等式9 -.V M4=Zc3//[ (Z1VYZc2) +Z2J。在第五测量中，引脚3例如芯片载体连接108b可以被连接到板124，例如可以在点C处被短接到板124。引脚2例如芯片载体连接108a可以是浮动的，例如引脚2可以是开路的。在引脚I例如芯片载体连接108和在点C处的板124之间的电容性阻抗Z’ M5可以得到测量。对V M5的电容性贡献可以归因于来自与与Ze2并联的Z2_3和Zh之和并联的并联电容性贡献Za。等式10 'V M5=Zcl//[ (Z2_3//ZC2) +Z1J。可以在进行5次测量之后基于等式6到10计算耦合电容Zh和Z2_3。因为Za和Z1^2具有类似的电容值范围，例如Za和Zi_2可以具有相同的量级，所以与通过接地而实现的保护(ICT保护)相比，通过连接到板124而实现的保护的结果可以是更加敏感的。换言之，被测量信号可以对于耦合电容Zh和Z2_3更加敏感。因此，在芯片连接106中的异常，特别地蜿蜒缺陷，例如对耦合电容Zh和Z2_3的变化作出贡献的在芯片连接106中的水平位移可以是能够检测的，因为可以获得在被检测信号中的改进。检测部分122的检测电路126可以被配置为检测包括以下项目的组中的至少一个在芯片布置114和板124之间的电容性阻抗、在芯片104和板124之间的电容性阻抗CD、在芯片连接106和板124之间的电容性阻抗Cw、在芯片载体连接108和板124之间的电容性阻抗Q、在两个相邻芯片到芯片连接118、118a、118b之间的耦合电容、在两个相邻芯片载体连接108、108a、108b之间的耦合电容和在两个相邻芯片连接106、106a、106b之间的耦合电容。根据一个实施例，测量装置600的板124可以被修改为包括测量装置200的板224。至少一个芯片载体连接108可以与板224电连接。关于针对测量装置200的板224描述的所有特征可应用于测量装置600。
根据一个实施例，测量装置600可以被修改为包括在测量装置300中包括并且在以上描述的顶部屏蔽板346。至少一个芯片载体连接108可以与板124电连接。关于针对测量装置300的顶部屏蔽板346描述的所有特征可应用于测量装置600。根据一个实施例，测量装置600可以被修改为包括在测量装置400中包括并且在以上描述的底部屏蔽板448。至少一个芯片载体连接108可以与板124电连接。关于针对测量装置400的底部屏蔽板448描述的所有特征可应用于测量装置600。根据一个实施例，测量装置600可以被修改为包括在测量装置500中包括并且在以上描述的顶部屏蔽板346和底部屏蔽板448。至少一个芯片载体连接108可以与板124电连接。关于针对测量装置400的顶部屏蔽板346和底部屏蔽板448描述的所有特征可应用于测量装置600。通过使用如从图I到5公开的那些的测量装置100、200、300、400和500增强对Za
的目标贡献，目标信号，例如对信号Za作出贡献的Cw可以被最大化，而对信号Za的其它非目标贡献，例如Cy例如CD，可以被最小化。图9A示出用于被标记为M的装置的特写X射线。示意900示出芯片到芯片连接例如引脚37和38的特写X射线。示意910示出芯片到芯片连接例如引脚107和108的特写X射线。装置M的引脚37、38、107和108中的至少一个的异�？梢园ū凰降赝淝⑶沂境龅枷唑暄训脑靥辶�108，例如引线管脚。图9B示出用于被标记为#5的装置的特写X射线。示意920示出芯片到芯片连接例如引脚26例如引脚57和58的特写X射线。装置#5的引脚57和68中的至少一个的异�？梢园ū皇钡赝淝脑靥辶�108，例如引线管脚。图9C的示意930示出对于带有已知异常的装置#4和装置#5以及参考装置#refl和#ref2的、使用根据一个实施例的测量装置100测量的所测量电容与引脚数目的关系。与参考装置#refl和#ref2相比，水平弯曲和导线蜿蜒的异常示范了装置#4的小失效特征。应该利用镜像保护来改进信号。装置#5的引线框架的竖直弯曲的异常示范了强失效特征。图10示出用于测量芯片到芯片载体连接的方法1000，该方法包括将电源例如AC信号源配置成经由芯片连接和芯片载体连接中的至少一个向芯片提供电力例如电信号例如AC源信号(在1010中)；
由芯片布置接收部分接收芯片布置，该芯片布置包括芯片和多个芯片到芯片载体连接(在 1020 中)；
在利用板覆盖芯片布置的至少一个部分时，使用包括板和被耦合到板的检测电路的检测部分来检测来自板的电信号(在1030中)；和
将至少一个芯片载体连接与板电连接(在1040中)。图11的示意1100示出被配置为执行用于测量芯片到芯片载体连接的指令的计算机布置1158,包括
执行用于将电源例如AC信号源配置成经由芯片连接和芯片载体连接中的至少一个向芯片提供电力例如电信号例如AC源信号的指令；
执行用于由芯片布置接收部分接收芯片布置的指令，该芯片布置包括芯片和一个或者多个芯片到芯片载体连接；
执行用于在利用板覆盖芯片、芯片载体和芯片到芯片载体连接中的至少一个的至少一个部分时使用包括板和被耦合到板的检测电路的检测部分来检测来自板的电信号的指令；和
执行用于使芯片、芯片载体和芯片到芯片载体连接中的该至少一个的至少一个部分被板暴露的指令。计算机布置1158可以被与检测电路126电连接。计算机布置1158可以包括处理电路1162，例如用于处理来自检测电路126的信号数据的中央处理单元CPU。处理电路1162可以被连接到控制器电路664。处理电路1162可以包括控制器电路1164。处理电路1162可以被连接到至少一个存储器电路，例如存储器电路1166，例如RAM单元，例如存储器电路1168，ROM单元。处理电路1162可以通过总线电路1172例如系统总线而被连接到控制器电路1164、存储器电路1166和存储器电路1164中的至少一个。控制器电路1164可以被配置为处理用于测量芯片到芯片载体连接的控制指令，包括
处理用于将电源例如AC信号源配置成经由芯片连接和芯片载体连接中的至少一个向芯片提供电力例如电信号例如AC源信号的控制指令；
处理用于由芯片布置接收部分接收芯片布置的控制指令，该芯片布置包括芯片和一个或者多个芯片到芯片载体连接；
处理用于在利用板覆盖芯片、芯片载体和芯片到芯片载体连接中的至少一个的至少一个部分时使用包括板和被耦合到板的检测电路的检测部分来检测来自板的电信号的控制指令；和
处理用于使芯片、芯片载体和芯片到芯片载体连接中的该至少一个的至少一个部分被板暴露的控制指令。各种实施例提供一种测量装置，该测量装置包括被配置为经由芯片连接和芯片载体连接中的至少一个向芯片提供电力的电源；被配置为接收芯片布置的芯片布置接收部分，该芯片布置包括芯片和多个芯片到芯片载体连接；检测部分，该检测部分包括板；被耦合到板并且被配置为检测来自板的电信号的检测电路；其中该板被配置成使得它覆盖芯片布置的至少一个部分；并且其中至少一个芯片载体连接与该板电连接。根据一个实施例，电源包括被配置为向芯片提供AC电信号的AC信号源。根据一个实施例，板被配置成使得它覆盖该多个芯片到芯片载体连接的至少一个部分。根据一个实施例，芯片包括半导体芯片。根据一个实施例，每一个芯片到芯片载体连接包括经由芯片连接而被连接到芯片的芯片载体连接。根据一个实施例，芯片载体连接包括以下芯片载体连接组中的一个或者多 个的至少一个部分，该组包括引线框架、导电迹线、在基板中的金属迹线、导电导线，导线接合、倒装芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封装互连。
根据一个实施例，芯片连接包括导电材料。根据一个实施例，该至少一个芯片载体连接被短路连接到板。根据一个实施例，电源被配置为经由第一芯片连接和第一芯片载体连接中的至少一个向芯片提供电信号并且至少一个进一步的芯片载体连接被连接到板。根据一个实施例，检测电路被配置为检测包括以下条目的组中的至少一个在芯片布置和板之间的电容性阻抗、在芯片和板之间的电容性阻抗、在芯片连接和板之间的电容性阻抗、在载体连接和板之间的电容性阻抗、在两个相邻芯片到芯片连接之间的耦合电容、在两个相邻芯片载体连接之间的耦合电容、和在两个相邻芯片连接之间的耦合电容。根据一个实施例，板被配置成使得它覆盖该多个芯片到芯片载体连接的至少一个部分并且使得芯片和芯片载体的至少一个部分被板暴露。根据一个实施例，板被配置为包括以下材料组中的一种或者多种材料，该组包括Au、Cu、Ag、Al、Ti、Fe、Ni、黄铜、钢、V2A 钢、NiP、CuAu、CuAg、CuNi。根据一个实施例，板包括以下板组中的一个或者多个，该组包括二维板、三维板、移除了中心部分的板、矩形环板、圆形环板。根据一个实施例，测量装置进一步包括在芯片布置和板之间形成的顶部屏蔽板。根据一个实施例，顶部屏蔽板被配置成使得它从板屏蔽芯片、芯片载体和芯片到芯片载体连接的至少一个部分，并且使得芯片、芯片载体和芯片载体连接的至少一个部分不被顶部屏蔽板从板屏蔽。根据一个实施例，顶部屏蔽板被配置成使得它从板屏蔽芯片和芯片载体连接的至少一个部分并且使得芯片连接不被顶部屏蔽板从板屏蔽。根据一个实施例，顶部屏蔽板包括导电材料。根据一个实施例，测量装置进一步包括在芯片布置的与探针板相对的一侧上形成的底部屏蔽板。根据一个实施例，底部屏蔽板被配置成使得它在芯片连接的与探针板相对的一侧上形成。根据一个实施例，底部屏蔽板包括导电材料。根据一个实施例，该至少一个芯片载体连接经由导电导线与板电连接。根据一个实施例，测量装置进一步包括用于从板选择电信号的复用器电路。根据一个实施例，测量装置进一步包括用于处理由检测电路检测到的一个或者多个电信号的处理电路。根据一个实施例提供了一种用于测量芯片到芯片载体连接的方法，该方法包括将电源配置成经由芯片连接和芯片载体连接中的至少一个向芯片提供电信号；由芯片布置接收部分接收芯片布置，该芯片布置包括芯片和多个芯片到芯片载体连接；在利用板覆盖芯片布置的至少一个部分时，使用包括板和被耦合到板的检测电路的检测部分来检测来自板的电信号；和，将至少一个芯片载体连接与板电连接。各种实施例提供一种用于通过增强水平移位导线的耦合电容而检测在互连中的异常的测量装置，所述异常包括接近短路导线、接近短路引线、竖直移位导线、竖直下垂导线、蜿蜒导线和水平移位导线。虽然已经特别地参考具体实施例示出和描述了本发明，但是本领域技术人员应该理解，可以在不偏离如由所附权利要求限定的本发明的精神和范围的情况下在其中作出在 形式和细节方面的各种改变。本发明的范围因此由所附权利要求指示并且因此旨在涵盖落入权利要求的等价形式的含义和范围内的所有改变。
权利要求
1.一种测量装置，包括 被配置为经由芯片连接和芯片载体连接中的至少一个向芯片提供电力的电源； 被配置为接收芯片布置的芯片布置接收部分，所述芯片布置包括芯片和多个芯片到芯片载体连接； 检测部分，所述检测部分包括 板；被耦合到所述板并且被配置为检测来自所述板的电信号的检测电路；其中所述板被配置成使得它覆盖所述芯片布置的至少一个部分；并且其中至少一个芯片载体连接与所述板电连接。
2.根据权利要求I所述的测量装置，其中所述电源包括被配置为向芯片提供AC电信号的AC信号源。
3.根据权利要求I所述的测量装置， 其中所述板被配置成使得它覆盖所述多个芯片到芯片载体连接的至少一个部分。
4.根据权利要求I所述的测量装置， 其中所述芯片包括半导体芯片。
5.根据权利要求I所述的测量装置， 其中每一个芯片到芯片载体连接包括经由芯片连接而被连接到所述芯片的芯片载体连接。
6.根据权利要求I所述的测量装置， 其中所述芯片载体连接包括以下芯片载体连接组中的一个或者多个的至少一个部分，所述组包括引线框架、导电迹线、在基板中的金属迹线、导电导线、导线接合、倒装芯片凸起、硅直通孔TSV、模具直通孔TMV、芯片封装互连。
7.根据权利要求I所述的测量装置， 其中所述芯片连接包括导电材料。
8.根据权利要求I所述的测量装置， 其中所述至少一个芯片载体连接被短路连接到所述板。
9.根据权利要求I所述的测量装置， 其中所述电源被配置为经由第一芯片连接和第一芯片载体连接中的至少一个向芯片提供电力并且其中至少一个进一步的芯片载体连接被连接到所述板。
10.根据权利要求I所述的测量装置， 其中所述检测电路被配置为检测包括以下条目的组中的至少一个在所述芯片布置和所述板之间的电容性阻抗、在所述芯片和所述板之间的电容性阻抗、在所述芯片连接和所述板之间的电容性阻抗、在所述载体连接和所述板之间的电容性阻抗、在两个相邻芯片到芯片连接之间的耦合电容、在两个相邻芯片载体连接之间的耦合电容、和在两个相邻芯片连接之间的耦合电容。
11.根据权利要求I所述的测量装置， 其中所述板被配置成使得它覆盖所述多个芯片到芯片载体连接的至少一个部分并且使得所述芯片和所述芯片载体的至少一个部分被所述板暴露。
12.根据权利要求I所述的测量装置，其中所述板被配置为包括以下材料组中的一种或者多种材料，所述组包括Au、Cu、Ag、八1、打、卩6、祖、黄铜、钢、￥2六钢、祖？、0^11、0^§、01附。
13.根据权利要求I所述的测量装置， 其中所述板包括以下板组中的一个或者多个，所述组包括二维板、三维板、移除了中心部分的板、矩形环板、圆形环板。
14.根据权利要求I所述的测量装置， 进一步包括在所述芯片布置和所述板之间形成的顶部屏蔽板。
15.根据权利要求13所述的测量装置， 其中所述顶部屏蔽板被配置成使得它从所述板屏蔽所述芯片、所述芯片载体和所述芯片到芯片载体连接的至少一个部分，并且使得所述芯片、所述芯片载体和所述芯片载体连接的至少一个部分不被所述顶部屏蔽板从所述板屏蔽。
16.根据权利要求13所述的测量装置， 其中所述顶部屏蔽板被配置成使得它从所述板屏蔽所述芯片和所述芯片载体连接的至少一个部分并且使得所述芯片连接不被所述顶部屏蔽板从所述板屏蔽。
17.根据权利要求13所述的测量装置， 其中所述顶部屏蔽板包括导电材料。
18.根据权利要求I所述的测量装置， 进一步包括在所述芯片布置的与所述探针板相对的一侧上形成的底部屏蔽板。
19.根据权利要求17所述的测量装置， 其中所述底部屏蔽板被配置成使得它在所述芯片连接的与所述探针板相对的一侧上形成。
20.根据权利要求17所述的测量装置， 其中所述底部屏蔽板包括导电材料。
21.根据权利要求I所述的测量装置， 其中所述至少一个芯片载体连接经由导电导线与所述板电连接。
22.根据权利要求I所述的测量装置， 进一步包括用于从所述板选择电信号的复用器电路。
23.根据权利要求I所述的测量装置， 进一步包括用于处理由所述检测电路检测到的一个或者多个电信号的处理电路。
24.一种用于测量芯片到芯片载体连接的方法，所述方法包括 将电源配置成经由芯片连接和芯片载体连接中的至少一个向芯片提供电力； 由芯片布置接收部分接收芯片布置，所述芯片布置包括芯片和多个芯片到芯片载体连接; 在利用所述板覆盖所述芯片布置的至少一个部分时，使用包括板和被耦合到所述板的检测电路的检测部分来检测来自所述板的电信号；和，将至少一个芯片载体连接与所述板电连接。
全文摘要
本发明涉及用于测量芯片到芯片载体连接的测量装置和方法。提供了一种测量装置，该测量装置包括用于经由芯片连接和芯片载体连接中的至少一个向芯片提供电力的电源；被配置为接收芯片布置的芯片布置接收部分，该芯片布置包括芯片和多个芯片到芯片载体连接；检测部分，该检测部分包括板；被耦合到板并且被配置为检测来自板的电信号的检测电路；其中该板被配置成使得它覆盖芯片布置的至少一个部分；并且其中至少一个芯片载体连接与该板电连接。
文档编号G01R27/02GK102967790SQ20121031757
公开日2013年3月13日 申请日期2012年8月31日 优先权日2011年8月31日
发明者薛明 申请人:英飞凌科技股份有限公司
专业数控铣床产品供应商
20年生产经验，实力工厂，精工品质，质量有保障
